[發(fā)明專(zhuān)利]全加器集成電路、四輸入復(fù)用器集成電路及其使用方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201910640217.1
• 申請(qǐng)日: 2019-07-16
• 公開(kāi)（公告）號(hào): CN111147068A
• 公開(kāi)（公告）日: 2020-05-12
• 發(fā)明（設(shè)計(jì)）人: 薩亞爾·米塔爾;阿布舍克·高希;烏特卡什·加格
• 申請(qǐng)（專(zhuān)利權(quán)）人: 三星電子株式會(huì)社
• 主分類(lèi)號(hào): H03K19/20
• 分類(lèi)號(hào): H03K19/20;G06F7/501
• 代理公司: 北京銘碩知識(shí)產(chǎn)權(quán)代理有限公司 11286
• 代理人: 劉燦強(qiáng);史泉

公開(kāi)全加器集成電路、四輸入復(fù)用器集成電路及其使用方法。示例實(shí)施例提供一種用于改進(jìn)集成電路(IC)的面積和功率的使用全加器集成電路(ADDF)的方法，包括：接收三個(gè)輸入信號(hào)并生成三個(gè)相應(yīng)的互補(bǔ)輸出信號(hào)；使用生成的三個(gè)相應(yīng)的互補(bǔ)輸出信號(hào)中的兩個(gè)互補(bǔ)輸出信號(hào)和三個(gè)輸入信號(hào)中的一個(gè)來(lái)生成內(nèi)部信號(hào)；使用生成的三個(gè)相應(yīng)的互補(bǔ)輸出信號(hào)中的互補(bǔ)輸出信號(hào)、生成的內(nèi)部信號(hào)和生成的內(nèi)部信號(hào)的互補(bǔ)內(nèi)部信號(hào)來(lái)生成輸出求和信號(hào)；以及使用生成的三個(gè)相應(yīng)的互補(bǔ)輸出信號(hào)中的兩個(gè)互補(bǔ)輸出信號(hào)、生成的內(nèi)部信號(hào)和互補(bǔ)內(nèi)部信號(hào)來(lái)生成進(jìn)位信號(hào)。這里的示例實(shí)施例還提供一種用于減小IC的面積的四輸入復(fù)用器集成電路(MXT4)。

本申請(qǐng)要求于2018年11月5日提交到印度知識(shí)產(chǎn)權(quán)局的第201841041881號(hào)印度專(zhuān)利申請(qǐng)的優(yōu)先權(quán)的權(quán)益，所述印度專(zhuān)利申請(qǐng)的公開(kāi)通過(guò)整體引用包含于此。

技術(shù)領(lǐng)域

本公開(kāi)的示例實(shí)施例涉及半導(dǎo)體集成電路的領(lǐng)域。例如，至少一些示例實(shí)施例涉及產(chǎn)生用于高密度標(biāo)準(zhǔn)單元庫(kù)的改進(jìn)的(或者可選地，優(yōu)化的)面積和功率高效的單元結(jié)構(gòu)。

背景技術(shù)

設(shè)計(jì)集成電路(IC)的通用方法可利用標(biāo)準(zhǔn)單元的庫(kù)和行為電路模型來(lái)描述IC的功能。標(biāo)準(zhǔn)單元通常包括基本的邏輯門(mén)(諸如，或門(mén)、與非門(mén)、或非門(mén)、與門(mén)、異或門(mén)、反相器等)以及具有邏輯門(mén)尺寸的陣列的類(lèi)似邏輯單元。這些單元還包括順序電路元件(諸如，用于存儲(chǔ)器要求的鎖存器和觸發(fā)器)。通常，標(biāo)準(zhǔn)單元的庫(kù)由布局設(shè)計(jì)者手動(dòng)生成。

為了將IC設(shè)計(jì)為利用更少的面積，可使用具有面積高效電路的高密度標(biāo)準(zhǔn)單元庫(kù)來(lái)幫助減小塊級(jí)(block level)面積。在設(shè)計(jì)規(guī)則檢查(DRC)嚴(yán)格的技術(shù)中，布局中使用的每個(gè)金屬連接造成布線(routing)擁塞，并導(dǎo)致更高的塊級(jí)面積。因此，為了改進(jìn)(或者可選地，優(yōu)化)單元級(jí)面積，可能需要研究每個(gè)電路，以試圖減少(或者可選地，最小化)連接的數(shù)量，并改進(jìn)(或者可選地，最大化)布局中共享的功率。

圖1示出傳統(tǒng)的全加器(ADDF)電路，其中，傳統(tǒng)的ADDF電路包括8個(gè)傳輸門(mén)(TG)和7個(gè)反相器。

傳統(tǒng)的ADDF基于傳輸門(mén)，其中，輸入A、B或CI不直接給予傳輸門(mén)，使得電路的輸入電容恒定且不隨輸入條件變化。此外，傳統(tǒng)的ADDF可利用緩沖器用于輸入，這會(huì)增大面積開(kāi)銷(xiāo)。此外，輸入通過(guò)根據(jù)輸入的傳輸門(mén)傳輸。由于大量的傳輸門(mén)，在布局中存在額外的金屬連接，這導(dǎo)致面積損失(penalty)。取決于輸入信號(hào)條件，傳輸門(mén)中的一些被導(dǎo)通，輸入信號(hào)被傳輸并且輸出求和(SUM)和輸出進(jìn)位(carryout，CO)信號(hào)被生成。

圖2示出傳統(tǒng)的四輸入復(fù)用器(MXT4)，其中，輸入被反相并基于選擇輸入信號(hào)通過(guò)不同的傳輸門(mén)傳輸。由于傳統(tǒng)的MXT4中存在大量的傳輸門(mén)，因此可能存在大量的金屬連接和大的布線復(fù)雜性，從而導(dǎo)致面積開(kāi)銷(xiāo)。傳統(tǒng)的MXT4具有6個(gè)輸入信號(hào)A、B、C、D、S0和S1。因此，根據(jù)S0和S1信號(hào)的4種輸入組合，輸入(A、B、C、D)信號(hào)中的一個(gè)信號(hào)到達(dá)輸出Y。此外，根據(jù)S0和S1的組合，傳輸門(mén)被導(dǎo)通，輸入被傳輸?shù)捷敵鯵。

發(fā)明內(nèi)容

示例實(shí)施例提供一種用于高密度標(biāo)準(zhǔn)單元庫(kù)的面積和功率高效的全加器(ADDF)電路和/或4輸入復(fù)用器(MXT4)電路。

這里的至少一些示例實(shí)施例提供一種全加器(ADDF)電路。

在一些示例實(shí)施例中，ADDF包括：互補(bǔ)信號(hào)生成器電路，被配置為：接收三個(gè)輸入信號(hào)，并基于所述三個(gè)輸入信號(hào)中的各個(gè)輸入信號(hào)生成三個(gè)互補(bǔ)輸出信號(hào)，其中，所述三個(gè)輸入信號(hào)各自具有高邏輯電平和低邏輯電平中的一個(gè)；內(nèi)部信號(hào)生成器電路，被配置為：基于所述三個(gè)互補(bǔ)輸出信號(hào)中的兩個(gè)和所述三個(gè)輸入信號(hào)中的一個(gè)生成內(nèi)部信號(hào)；求和輸出信號(hào)生成器電路，被配置為：基于所述三個(gè)互補(bǔ)輸出信號(hào)中的一個(gè)、內(nèi)部信號(hào)和互補(bǔ)內(nèi)部信號(hào)，生成輸出求和(SUM)信號(hào)，其中，互補(bǔ)內(nèi)部信號(hào)與內(nèi)部信號(hào)互補(bǔ)；以及進(jìn)位信號(hào)生成器電路，被配置為：基于所述三個(gè)互補(bǔ)輸出信號(hào)中的兩個(gè)、內(nèi)部信號(hào)和互補(bǔ)內(nèi)部信號(hào)，生成進(jìn)位信號(hào)(CO)。