[發(fā)明專利]集成電路器件及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201910633897.4
• 申請(qǐng)日: 2019-07-15
• 公開（公告）號(hào): CN110739290A
• 公開（公告）日: 2020-01-31
• 發(fā)明（設(shè)計(jì)）人: 樸秀晶;林東燦;文光辰;徐柱斌;崔朱逸;藤崎純史
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): H01L23/498
• 分類號(hào): H01L23/498;H01L23/538;H01L21/48;H01L21/768
• 代理公司: 11330 北京市立方律師事務(wù)所
• 代理人: 李娜

1.一種集成電路器件，包括：

襯底；

位于所述襯底上的接合焊盤；以及

穿過(guò)所述襯底并連接到所述接合焊盤的貫穿通路結(jié)構(gòu)，

所述貫穿通路結(jié)構(gòu)包括導(dǎo)電插塞、覆蓋所述導(dǎo)電插塞的側(cè)壁和下表面的第一導(dǎo)電阻擋層、以及覆蓋所述第一導(dǎo)電阻擋層的側(cè)壁的第二導(dǎo)電阻擋層。

2.根據(jù)權(quán)利要求1所述的集成電路器件，其中，

所述貫穿通路結(jié)構(gòu)還包括覆蓋所述第二導(dǎo)電阻擋層的側(cè)壁的通路絕緣層，

所述通路絕緣層與所述接合焊盤間隔開，并且

所述第二導(dǎo)電阻擋層接觸所述接合焊盤。

3.根據(jù)權(quán)利要求2所述的集成電路器件，其中，

所述接合焊盤還包括接合焊盤金屬層和接合焊盤阻擋層，

所述接合焊盤金屬層位于所述襯底上，

所述接合焊盤阻擋層位于所述接合焊盤金屬層的上表面和側(cè)壁上，

所述第一導(dǎo)電阻擋層的下表面接觸所述接合焊盤金屬層，并且

所述第二導(dǎo)電阻擋層的下表面接觸所述接合焊盤阻擋層。

4.根據(jù)權(quán)利要求3所述的集成電路器件，其中，所述第二導(dǎo)電阻擋層與所述接合焊盤金屬層間隔開。

5.根據(jù)權(quán)利要求3所述的集成電路器件，其中，

所述第一導(dǎo)電阻擋層的下表面位于距所述襯底的第一表面的第一距離處，

所述第二導(dǎo)電阻擋層的下表面位于距所述襯底的第一表面的第二距離處，并且

所述第一距離大于所述第二距離。

6.根據(jù)權(quán)利要求3所述的集成電路器件，其中，

所述貫穿通路結(jié)構(gòu)還包括位于所述第一導(dǎo)電阻擋層與所述第二導(dǎo)電阻擋層之間的金屬島狀物，并且

所述金屬島狀物包括與所述接合焊盤金屬層相同的金屬。

7.根據(jù)權(quán)利要求6所述的集成電路器件，其中，

所述貫穿通路結(jié)構(gòu)還包括覆蓋所述第二導(dǎo)電阻擋層的側(cè)壁的通路絕緣層，并且

所述通路絕緣層與所述金屬島狀物間隔開。

8.根據(jù)權(quán)利要求1所述的集成電路器件，還包括：

位于所述襯底上的層間絕緣層；以及

位于所述層間絕緣層上并覆蓋所述接合焊盤的金屬間絕緣層，其中，

所述貫穿通路結(jié)構(gòu)的側(cè)壁的一部分被所述層間絕緣層覆蓋，并且

所述貫穿通路結(jié)構(gòu)的下表面接觸所述接合焊盤。

9.根據(jù)權(quán)利要求8所述的集成電路器件，其中，

所述襯底和所述層間絕緣層限定穿透所述襯底和所述層間絕緣層的貫穿通孔，

所述貫穿通路結(jié)構(gòu)位于所述貫穿通孔中，并且

所述層間絕緣層在所述貫穿通孔的底部限定臺(tái)階部分。

10.根據(jù)權(quán)利要求9所述的集成電路器件，其中，

所述貫穿通路結(jié)構(gòu)還包括覆蓋所述第二導(dǎo)電阻擋層的側(cè)壁的通路絕緣層，并且

所述通路絕緣層、所述第二導(dǎo)電阻擋層、所述第一導(dǎo)電阻擋層和所述導(dǎo)電插塞被順序地堆疊在所述貫穿通孔的側(cè)壁上。

11.根據(jù)權(quán)利要求9所述的集成電路器件，其中，所述貫穿通孔的所述臺(tái)階部分由所述通路絕緣層的下表面和所述第二導(dǎo)電阻擋層的側(cè)壁限定。

12.根據(jù)權(quán)利要求9所述的集成電路器件，其中，所述貫穿通孔包括位于所述襯底與所述層間絕緣層之間的邊界區(qū)域處的擴(kuò)大部分。