[發(fā)明專利]一種芯片自銷毀電路及基于芯片自銷毀電路的銷毀方法

有效

• 申請?zhí)枺?/td>: 201910631980.8
• 申請日: 2019-07-12
• 公開（公告）號: CN110364486B
• 公開（公告）日: 2021-04-13
• 發(fā)明（設(shè)計）人: 駱建軍;劉海鑾;陳華月
• 申請（專利權(quán)）人: 杭州華瀾微電子股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00
• 代理公司: 北京國昊天誠知識產(chǎn)權(quán)代理有限公司 11315
• 代理人: 劉昕;南霆

1.一種芯片自銷毀電路，其特征在于，應(yīng)用于芯片內(nèi)部，包括依次連接的控制模塊、驅(qū)動模塊以及負載模塊，所述負載模塊的一端接地，另一端與所述驅(qū)動模塊連接，其中：

所述控制模塊用于輸出高電平，以使得所述芯片自銷毀電路導(dǎo)通；

所述驅(qū)動模塊用于當(dāng)所述芯片自銷毀電路導(dǎo)通后形成的電流流經(jīng)時，燒毀所述芯片；

所述負載模塊用于在所述芯片自銷毀電路導(dǎo)通時，在所述電路中形成電流。

2.如權(quán)利要求1所述的芯片自銷毀電路，其特征在于，所述控制模塊包括多個寄存器和一與門電路，所述寄存器的輸出端與所述與門電路的輸入端連接，其中，所述寄存器的數(shù)量至少為兩個。

3.如權(quán)利要求2所述的芯片自銷毀電路，其特征在于，所述驅(qū)動模塊包括一驅(qū)動晶體管，所述驅(qū)動晶體管的輸入端與所述與門電路的輸出端連接。

4.如權(quán)利要求3所述的芯片自銷毀電路，其特征在于，所述負載模塊包括一電阻，所述電阻的一端與所述驅(qū)動晶體管的輸出端連接，另一端接地。

5.如權(quán)利要求2-4任一項所述的芯片自銷毀電路，其特征在于，所述寄存器的輸入信號端與所述芯片內(nèi)部的通信模塊連接，所述寄存器的輸出信號端與所述與門電路的輸入端連接。

6.如權(quán)利要求5所述的芯片自銷毀電路，其特征在于，所述寄存器的時鐘信號輸入端及復(fù)位端與所述芯片內(nèi)部的時鐘模塊連接。

7.一種基于芯片自銷毀電路的銷毀方法，其特征在于，包括：

當(dāng)所述芯片自銷毀電路中的控制模塊輸出高電平時，所述芯片自銷毀電路導(dǎo)通；

所述芯片自銷毀電路導(dǎo)通后，所述芯片自銷毀電路中的負載模塊在所述電路中形成電流，并流經(jīng)所述芯片自銷毀電路中的驅(qū)動模塊；

當(dāng)所述電流流經(jīng)所述驅(qū)動模塊時，所述驅(qū)動模塊燒毀所述芯片。

8.如權(quán)利要求7所述的方法，其特征在于，所述芯片自銷毀電路中的控制模塊輸出高電平，具體包括：

通過外部固件配置所述控制模塊中的寄存器值，當(dāng)所述控制模塊中多個寄存器值均設(shè)定為1時，所述控制模塊輸出高電平。

9.如權(quán)利要求7所述的方法，其特征在于，所述方法還包括：

當(dāng)所述芯片自銷毀電路中的控制模塊輸出低電平時，所述芯片自銷毀電路斷開。

10.如權(quán)利要求9所述的方法，其特征在于，所述芯片自銷毀電路中的控制模塊輸出低電平，具體包括：

當(dāng)所述控制模塊中至少一個寄存器值設(shè)定為0時，所述控制模塊輸出低電平。