[發明專利]半導體器件

在審

• 申請號: 201910601851.4
• 申請日: 2019-07-04
• 公開（公告）號: CN110690177A
• 公開（公告）日: 2020-01-14
• 發明（設計）人: 樸鐘昊;金完敦;金元洪;白賢浚;李炳訓;任廷爀;玄尚鎮
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 11021 中科專利商標代理有限責任公司
• 代理人: 倪斌

1.一種半導體器件，包括：

第一晶體管，包括襯底上的第一柵堆疊；以及

第二晶體管，包括所述襯底上的第二柵堆疊，

其中，所述第一柵堆疊包括設置在所述襯底上的第一鐵電材料層、設置在所述第一鐵電材料層上的第一功函數層和設置在所述第一功函數層上的第一上柵電極，

其中，所述第二柵堆疊包括設置在所述襯底上的第二鐵電材料層、設置在所述第二鐵電材料層上的第二功函數層和設置在所述第二功函數層上的第二上柵電極，

其中，所述第一功函數層包括與所述第二功函數層相同的材料，以及

其中，所述第一柵堆疊的有效功函數不同于所述第二柵堆疊的有效功函數。

2.根據權利要求1所述的半導體器件，其中所述第一鐵電材料層包括與所述第二鐵電材料層相同的材料，并且所述第一功函數層比所述第二功函數層薄。

3.根據權利要求2所述的半導體器件，其中所述第一柵堆疊的有效功函數小于所述第二柵堆疊的有效功函數，并且所述第一功函數層包括氮化鈦。

4.根據權利要求2所述的半導體器件，還包括：第三晶體管，包括所述襯底上的第三柵堆疊，

其中，所述第三柵堆疊包括設置在所述襯底上的第三鐵電材料層、設置在所述第三鐵電材料層上的第三功函數層和設置在所述第三功函數層上的第三上柵電極，以及

其中，所述第三功函數層包括與所述第一功函數層相同的材料，所述第三功函數層的厚度等于所述第一功函數層的厚度，所述第一鐵電材料層和所述第三鐵電材料層包括金屬氧化物，所述第三鐵電材料層包括功函數材料，并且所述第一鐵電材料層不包括所述功函數材料。

5.根據權利要求1所述的半導體器件，其中所述第一功函數層的厚度等于所述第二功函數層的厚度，所述第一鐵電材料層和所述第二鐵電材料層包括金屬氧化物，所述第一鐵電材料層包括功函數材料，并且所述第二鐵電材料層不包括所述功函數材料。

6.根據權利要求5所述的半導體器件，其中所述第一柵堆疊的有效功函數小于所述第二柵堆疊的有效功函數，所述金屬氧化物包括鉿，所述功函數材料包括鑭、鎂或釔。

7.根據權利要求5所述的半導體器件，其中所述第一柵堆疊的有效功函數大于所述第二柵堆疊的有效功函數，所述金屬氧化物包括鉿，所述功函數材料包括鋁、鈦或鈮。

8.根據權利要求5所述的半導體器件，還包括：第三晶體管，包括所述襯底上的第三柵堆疊，

其中，所述第三柵堆疊包括設置在所述襯底上的第三鐵電材料層、設置在所述第三鐵電材料層上的第三功函數層和設置在所述第三功函數層上的第三上柵電極，以及

其中，所述第三功函數層包括與所述第二功函數層相同的材料，所述第三功函數層比所述第二功函數層厚，所述第三鐵電材料層包括所述金屬氧化物，并且所述第三鐵電材料層不包括所述功函數材料。

9.根據權利要求1所述的半導體器件，其中所述第一晶體管和所述第二晶體管中的每一個是負電容場效應晶體管。

10.一種半導體器件，包括：

第一晶體管，包括襯底上的第一柵堆疊；以及

第二晶體管，包括所述襯底上的第二柵堆疊，

其中，所述第一柵堆疊包括設置在所述襯底上的第一鐵電材料層、接觸所述第一鐵電材料層的第一功函數層和設置在所述第一功函數層上的第一上柵電極，

其中，所述第二柵堆疊包括設置在所述襯底上的第二鐵電材料層、接觸所述第二鐵電材料層的第二功函數層和設置在所述第二功函數層上的第二上柵電極，

其中，所述第一鐵電材料層和所述第二鐵電材料層包括相同的材料，

其中，所述第一鐵電材料層的厚度等于所述第二鐵電材料層的厚度，以及

其中，所述第一柵堆疊的有效功函數不同于所述第二柵堆疊的有效功函數。