[發明專利]一種D觸發器、非線性相位檢測器和數據恢復電路

在審

• 申請號: 201910590714.5
• 申請日: 2019-07-02
• 公開（公告）號: CN112187217A
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 鄔成;湯小虎
• 申請（專利權）人: 無錫有容微電子有限公司
• 主分類號: H03K3/012
• 分類號: H03K3/012;H03K3/3562;H03K19/00;H03K19/0185
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 陳麗

本申請公開了一種D觸發器、非線性相位檢測器和數據恢復電路，該D觸發器包括依次連接的電流模鎖存器、敏感放大器和RS鎖存器；電流模鎖存器低電平有效；電流模鎖存器的正相輸入端、反相輸入端分別作為D觸發器的正相輸入端、反相輸入端；RS鎖存器的正相輸出端、反相輸出端分別作為D觸發器的正相輸出端、反相輸出端；電流模鎖存器的時鐘輸入端與敏感放大器的時鐘輸入端連接，作為D觸發器的時鐘輸入端。本申請結合利用電流模鎖存器以及SAFF來構建D觸發器，使得電路不僅具有電流模邏輯電路的高輸入靈敏度和高抑制比等優點，而且還兼具了SAFF的低功耗和輸出信號全擺幅的特性，有效提高了靈敏度和精確度，進而提高了產品的經濟效益。

技術領域

本申請涉及數據串并接口傳輸技術領域，特別涉及一種D觸發器、非線性相位檢測器和數據恢復電路。

背景技術

D觸發器在超高速電路設計中具有重要應用，特別是在bang-bang相位檢測器中。

參考圖1，圖1為現有技術中采用的一種D觸發器的結構示意圖。圖1所示的具體是一種主從結構的、基于電流模(Current Mode Logic)的D觸發器，簡稱CML DFF，它由兩個高速的鎖存器組成，LACH-L是低電平有效的鎖存器，LACH-H是高電平有效的鎖存器。該電路負載小，因此需要輸出大的驅動電流才能達到理想的輸出幅度大小，因而功耗很大。

參考圖2，圖2為現有技術中采用的另一種D觸發器的結構示意圖。圖2所示的具體是一種基于敏感放大器(Sense Amplifier)的D觸發器，簡稱SAFF，它由敏感放大器和RS鎖存器兩部分構成，由敏感放大器根據時鐘與數據的關系產生一個低電平的脈寬，進而觸發RS鎖存器。圖2所示的D觸發器雖然具有速度快、輸入數據無需滿擺幅、輸出數據滿擺幅等優點，但是，其在采集邊沿信息的時候會出現嚴重誤判的情況，特別是在高溫情況下的低電壓SS工藝角下更為明顯，進而令時鐘采集數據的采樣點偏移中心點，增加誤碼率。

鑒于此，提供一種解決上述技術問題的方案，已經是本領域技術人員所亟需關注的。

發明內容

本申請的目的在于提供一種D觸發器、非線性相位檢測器和數據恢復電路，以便在實現低功耗的同時也有效提高靈敏度和精確度。

為解決上述技術問題，第一方面，本申請公開了一種D觸發器，包括依次連接的電流模鎖存器、敏感放大器和RS鎖存器；所述電流模鎖存器低電平有效；

所述電流模鎖存器的正相輸入端、反相輸入端分別作為所述D觸發器的正相輸入端、反相輸入端；所述RS鎖存器的正相輸出端、反相輸出端分別作為所述D觸發器的正相輸出端、反相輸出端；所述電流模鎖存器的時鐘輸入端與所述敏感放大器的時鐘輸入端連接，作為所述D觸發器的時鐘輸入端。

可選地，所述電流模鎖存器包括第一電阻、第二電阻、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和電流源；

所述第一電阻的第一端和所述第二電阻的第一端與電源連接；所述第一電阻的第二端、所述第一NMOS管的第一端、所述第三NMOS管的柵極、所述第四NMOS管的第一端均相互連接；所述第二電阻的第二端、所述第二NMOS管的第一端、所述第三NMOS管的第一端、所述第四NMOS管的柵極均相互連接；所述第一NMOS管的第二端、所述第二NMOS管的第二端、所述第五NMOS管的第一端均相互連接；所述第三NMOS管的第二端、所述第四NMOS管的第二端、所述第六NMOS管的第一端均相互連接；所述第五NMOS管的第二端、所述第六NMOS管的第二端均與所述電流源的輸入端連接，所述電流源的輸出端接地；

所述第一NMOS管的柵極作為所述電流模鎖存器的正相輸入端；所述第二NMOS管的柵極作為所述電流模鎖存器的反相輸入端；所述第五NMOS管的柵極作為所述電流模鎖存器的時鐘輸入端。