[發明專利]半導體裝置及半導體裝置的制造方法

在審

• 申請號: 201910589721.3
• 申請日: 2019-07-02
• 公開（公告）號: CN111696923A
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 大野天頌;藤田努;久米一平;友野章
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L21/78;B23K26/38
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

1.一種半導體裝置，具備：

半導體襯底；

器件層，配置在所述半導體襯底的第1面的第1區域；

反射率降低層，被配置在設置在所述第1區域周圍的第2區域，使從與所述第1面對向的第2面側入射的激光的反射率與所述第2區域設置有金屬膜的情況相比降低；以及

改質層，設置在所述第2區域的所述半導體襯底的側面；且

所述第2區域的所述半導體襯底的側面是在所述半導體襯底中伸展的切斷面。

2.根據權利要求1所述的半導體裝置，其中所述反射率降低層具有使所述激光散射的凹凸結構。

3.根據權利要求1所述的半導體裝置，其中所述反射率降低層包括抑制針對所述激光的反射的多層膜。

4.根據權利要求3所述的半導體裝置，其中所述反射率降低層包括由介電常數不同的多個膜積層而成的所述多層膜。

5.根據權利要求4所述的半導體裝置，其中

所述反射率降低層具有：

絕緣膜，配置在所述半導體襯底的所述第1面上；以及

半導體膜，配置在所述絕緣膜上。

6.根據權利要求3所述的半導體裝置，其中所述反射率降低層在所述半導體襯底的所述第2區域具有從所述第2面入射所述激光時的反射率成為17％以下的厚度。

7.根據權利要求1所述的半導體裝置，其具備配置在所述反射率降低層上的金屬膜。

8.根據權利要求1所述的半導體裝置，其中所述改質層具有空隙及配置在比所述空隙更靠近所述第2面側的龜裂，且

所述空隙的最靠近所述第1面側的位置存在于從所述第1面起6μm的范圍內。

9.根據權利要求1至8中任一項所述的半導體裝置，其中所述半導體襯底具有30μm以下的厚度。

10.一種半導體裝置的制造方法，包括：在半導體襯底的第1面上的第1區域形成器件層，在設置在所述第1區域周圍的第2區域形成反射率降低層；

以所述半導體襯底成為指定厚度的方式，對所述半導體襯底的與所述第1面對向的第2面進行研削；

沿著所述第2區域以指定周期照射激光，而在所述半導體襯底的內部形成改質層；并且

沿著所述改質層在所述第1面側產生龜裂而將所述半導體襯底單片化；且

所述反射率降低層使從與所述第1面對向的第2面側入射的激光的反射率與所述第2區域設置有金屬膜的情況相比降低。