[發明專利]半導體裝置

在審

• 申請號: 201910584739.4
• 申請日: 2019-07-01
• 公開（公告）號: CN111725307A
• 公開（公告）日: 2020-09-29
• 發明（設計）人: 巖鍜治陽子;末代知子;諏訪剛史
• 申請（專利權）人: 株式會社東芝;東芝電子元件及存儲裝置株式會社
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/167;H01L29/06
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉英華

實施方式提供的斷開損失得以降低的半導體裝置具備：第1及第2電極；第1及第2柵極電極；具有第1及第2面的半導體層，該半導體層具有：第1導電型的第1半導體區域，具有：第1部分；與第1部分相比載流子濃度高的第2部分；及與第2部分相比載流子濃度低的第3部分第2導電型的第2半導體區域，設置于第1半導體區域與第1面之間，與第1柵極電極對置；第1導電型的第3半導體區域，設置于第2半導體區域與第1面之間，與第1電極接觸；第2導電型的第4半導體區域，設置于第1半導體區域與第2面之間，一部分與第2柵極電極對置，與第2電極接觸；及第1導電型的第5半導體區域，設置于第4半導體區域與第2面之間，與第2電極接觸。

關聯申請

本申請享受以日本專利申請2019－52614號(申請日：2019年3月20日)為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部的內容。

技術領域

本發明的實施方式涉及半導體裝置。

背景技術

作為電力用的半導體裝置的一例，有絕緣柵雙極性晶體管(IGBT：Insulated GateBipolar Transistor)。IGBT例如在集電極電極上設置p型的集電極區域、n型的漂移區域、p型的基極區域。并且，在p型的基極區域上將柵極絕緣膜夾于中間而設置柵極電極。進而，在p型的基極區域的表面，設置與發射極電極連接的n型的發射極區域。

在上述IGBT中，通過對柵極電極施加比閾值電壓高的正電壓，由此在p型的基極區域形成溝道。然后，從n型的發射極區域向n型漂移區域注入電子，從p型的集電極區域向n型漂移區域注入空穴。由此，在集電極電極與發射極電極之間流通將電子和空穴作為載流子的電流。

為了降低通態電阻、降低斷開損失、抑制沖擊電壓的產生等、改善IGBT的特性，進行了各種各樣的嘗試。例如，提出了為了降低IGBT的斷開損失，而在集電極電極側也設置柵極電極。在IGBT的斷開時對該柵極電極施加比閾值電壓高的電壓，抑制來自集電極電極的空穴的注入，縮短斷開時間，從而斷開損失降低。

發明內容

本發明的實施方式提供沖擊電壓的產生得以抑制的半導體裝置。

實施方式的半導體裝置具備：第1電極；第2電極；第1柵極電極；第2柵極電極；及半導體層，具有第1面及與上述第1面對置的第2面，在上述第1面側設置上述第1電極及上述第1柵極電極，在上述第2面側設置上述第2電極及上述第2柵極電極，該半導體層具有；第1導電型的第1半導體區域，具有：第1部分；第2部分，設置于上述第1部分與上述第1面之間，與上述第1部分相比，載流子濃度高；及第3部分，設置于上述第2部分與上述第1面之間，與上述第2部分相比，載流子濃度低；第2導電型的第2半導體區域，設置于上述第1半導體區域與上述第1面之間，一部分與上述第1柵極電極對置；第1導電型的第3半導體區域，設置于上述第2半導體區域與上述第1面之間，一部分與上述第1柵極電極對置，一部分與上述第1電極接觸；第2導電型的第4半導體區域，設置于上述第1半導體區域與上述第2面之間，一部分與上述第2柵極電極對置，一部分與上述第2電極接觸；以及第1導電型的第5半導體區域，設置于上述第4半導體區域與上述第2面之間，一部分與上述第2柵極電極對置，一部分與上述第2電極接觸。

附圖說明

圖1是第1實施方式的半導體裝置的一部分的示意剖視圖。

圖2是第1實施方式的半導體裝置的第1面的示意俯視圖。

圖3是第1實施方式的半導體裝置的第2面的示意俯視圖。

圖4是表示第1實施方式的載流子濃度分布的圖。

圖5是第2實施方式的半導體裝置的一部分的示意剖視圖。

具體實施方式