[發明專利]對用戶數據執行糾錯的糾錯電路和使用其的糾錯方法

在審

• 申請號: 201910583884.0
• 申請日: 2019-07-01
• 公開（公告）號: CN110795271A
• 公開（公告）日: 2020-02-14
• 發明（設計）人: 黃映竣;李明奎;孫弘樂;柳根榮;李起準
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42
• 代理公司: 11105 北京市柳沈律師事務所
• 代理人: 錢大勇

一種糾錯電路接收包括用戶數據和奇偶校驗碼的碼字，并對用戶數據執行糾錯操作。該電路包括第一緩沖器、解碼器、第二緩沖器和處理器。第一緩沖器存儲碼字并順序地輸出通過劃分碼字而獲得的子組數據。解碼器針對從第一緩沖器接收的每個子組數據生成完整性數據，并使用奇偶校驗碼對用戶數據執行糾錯操作。第二緩沖器順序地存儲針對每個子組數據的完整性數據。當在第二緩沖器中更新至少一個完整性數據時，處理器基于存儲在第二緩沖器中的完整性數據確定在碼字中是否存在錯誤。

相關申請的交叉引用

本申請要求于2018年8月3日在韓國知識產權局提交的韓國專利申請第10-2018-0090908號的優先權，其公開內容通過引用整體合并于此。

技術領域

本發明構思的示例性實施例涉及半導體電路，更具體地，涉及對用戶數據執行糾錯操作的糾錯電路和包括糾錯電路的存儲器控制器。

背景技術

半導體存儲設備是在如計算機、智能電話、智能平板(smartpad)等主機設備的控制下存儲數據的設備。存儲設備可以是例如在如硬盤驅動器(HDD)或固態驅動器(SSD)的磁盤上存儲數據的設備，或者在如存儲卡的半導體存儲器設備上、特別是非易失性存儲器上存儲數據的設備。

非易失性存儲器可包括例如只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除和可編程ROM(EEPROM)、閃存、相變RAM(PRAM)、磁性RAM(MRAM)、電阻RAM(RRAM)、鐵電RAM(FRAM)等。

隨著半導體制造技術的進步，這樣的存儲設備正被連續不斷地改進以具有高集成度和增加的容量。存儲設備的高集成度具有降低存儲設備的生產成本的益處。然而，由于存儲設備的高集成度，減小了存儲設備的規模，這可能導致例如存儲設備中存儲的數據的錯誤率增加。

發明內容

根據本發明構思的示例性實施例，一種糾錯電路包括第一緩沖器、解碼器、第二緩沖器和第一處理器。第一緩沖器被配置為存儲碼字(codeword)，并且順序地(sequentially)輸出通過劃分碼字而獲得的多個子組數據。碼字包括用戶數據和奇偶校驗碼(parity code)，并且糾錯電路被配置為接收碼字并對用戶數據執行糾錯操作。解碼器被配置為針對從第一緩沖器接收的多個子組數據中的每一個生成多個完整性數據(integrity data)，并使用奇偶校驗碼對用戶數據執行糾錯操作。第二緩沖器被配置為順序地存儲針對多個子組數據中的每一個的多個完整性數據。第一處理器被配置為當在第二緩沖器中更新多個完整性數據中的至少一個時，基于存儲在第二緩沖器中的多個完整性數據來確定在碼字中是否存在錯誤。

根據本發明構思的示例性實施例，一種糾錯電路包括解碼器和第一處理器。解碼器被配置為針對通過劃分碼字而獲得的多個子組數據中的每一個順序地生成多個完整性數據，并且使用奇偶校驗碼對用戶數據重復地(repeatedly)執行糾錯操作。碼字包括用戶數據和奇偶校驗碼，并且糾錯電路被配置為接收碼字并對碼字執行糾錯操作。第一處理器被配置為基于多個完整性數據確定在碼字中是否存在錯誤。解碼器還被配置為基于第一處理器的確定結果停止對碼字執行的糾錯操作。

根據本發明構思的示例性實施例，一種糾錯方法包括：接收包括用戶數據和奇偶校驗碼的碼字；將碼字存儲在第一緩沖器中；針對通過劃分碼字而獲得的多個子組數據中的每一個生成多個完整性數據；順序地將多個完整性數據存儲在第二緩沖器中；以及當在第二緩沖器中更新多個完整性數據中的至少一個時，基于存儲在第二緩沖器中的多個完整性數據確定在碼字中是否存在錯誤。

附圖說明

通過參考附圖詳細描述本發明構思的示例性實施例，本發明構思的上述以及其他特征將變得更加清晰，其中：

圖1是示出根據本發明構思的示例性實施例的存儲器系統的框圖。

圖2是示出根據本發明構思的示例性實施例的糾錯電路的框圖。