[發(fā)明專(zhuān)利]對(duì)用戶(hù)數(shù)據(jù)執(zhí)行糾錯(cuò)的糾錯(cuò)電路和使用其的糾錯(cuò)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201910583884.0
• 申請(qǐng)日: 2019-07-01
• 公開(kāi)（公告）號(hào): CN110795271A
• 公開(kāi)（公告）日: 2020-02-14
• 發(fā)明（設(shè)計(jì)）人: 黃映竣;李明奎;孫弘樂(lè);柳根榮;李起準(zhǔn)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 三星電子株式會(huì)社
• 主分類(lèi)號(hào): G06F11/10
• 分類(lèi)號(hào): G06F11/10;G11C29/42
• 代理公司: 11105 北京市柳沈律師事務(wù)所
• 代理人: 錢(qián)大勇

1.一種糾錯(cuò)電路，包括：

第一緩沖器，被配置為存儲(chǔ)碼字并順序地輸出通過(guò)劃分碼字而獲得的多個(gè)子組數(shù)據(jù)，

其中，碼字包括用戶(hù)數(shù)據(jù)和奇偶校驗(yàn)碼，并且糾錯(cuò)電路被配置為接收碼字并對(duì)用戶(hù)數(shù)據(jù)執(zhí)行糾錯(cuò)操作；

解碼器，被配置為針對(duì)從第一緩沖器接收的多個(gè)子組數(shù)據(jù)中的每一個(gè)生成多個(gè)完整性數(shù)據(jù)，并使用奇偶校驗(yàn)碼對(duì)用戶(hù)數(shù)據(jù)執(zhí)行糾錯(cuò)操作；

第二緩沖器，被配置為順序地存儲(chǔ)針對(duì)多個(gè)子組數(shù)據(jù)中的每一個(gè)的多個(gè)完整性數(shù)據(jù)；以及

第一處理器，被配置為當(dāng)在第二緩沖器中更新多個(gè)完整性數(shù)據(jù)中的至少一個(gè)時(shí)，基于存儲(chǔ)在第二緩沖器中的多個(gè)完整性數(shù)據(jù)來(lái)確定在碼字中是否存在錯(cuò)誤。

2.如權(quán)利要求1所述的糾錯(cuò)電路，其中，

解碼器還被配置為當(dāng)確定在碼字中存在錯(cuò)誤時(shí)將碼字存儲(chǔ)在第一緩沖器中，并且

當(dāng)確定在碼字中不存在錯(cuò)誤時(shí)輸出碼字。

3.如權(quán)利要求1所述的糾錯(cuò)電路，其中，

第一處理器還被配置為當(dāng)在碼字中不存在錯(cuò)誤時(shí)，向解碼器輸出校正停止信號(hào)，并且

解碼器還被配置為響應(yīng)于校正停止信號(hào)輸出碼字，而不對(duì)碼字執(zhí)行錯(cuò)誤確定。

4.如權(quán)利要求1所述的糾錯(cuò)電路，還包括：

第二處理器，被配置為從第一緩沖器接收多個(gè)子組數(shù)據(jù)，針對(duì)多個(gè)子組數(shù)據(jù)生成多個(gè)完整性數(shù)據(jù)，并且將多個(gè)完整性數(shù)據(jù)順序地存儲(chǔ)在第二緩沖器中。

5.如權(quán)利要求4所述的糾錯(cuò)電路，其中，

第二處理器還被配置為確定多個(gè)子組數(shù)據(jù)中的每一個(gè)是否滿(mǎn)足預(yù)定的條件表達(dá)，并且在第二緩沖器中順序地存儲(chǔ)基于第二處理器的確定結(jié)果生成的多個(gè)校驗(yàn)子數(shù)據(jù)。

6.如權(quán)利要求5所述的糾錯(cuò)電路，其中，

第一處理器還被配置為當(dāng)在多個(gè)子組數(shù)據(jù)中不存在錯(cuò)誤時(shí)，基于存儲(chǔ)在第二緩沖器中的多個(gè)校驗(yàn)子數(shù)據(jù)，向解碼器輸出校正停止信號(hào)。

7.如權(quán)利要求4所述的糾錯(cuò)電路，其中，

第二處理器還被配置為對(duì)多個(gè)子組數(shù)據(jù)中的每一個(gè)執(zhí)行循環(huán)冗余校驗(yàn)(CRC)操作，并且在第二緩沖器中順序地存儲(chǔ)通過(guò)執(zhí)行CRC操作生成的多個(gè)子CRC數(shù)據(jù)。

8.如權(quán)利要求7所述的糾錯(cuò)電路，其中，

用戶(hù)數(shù)據(jù)包括第一CRC數(shù)據(jù)，并且

第一處理器還被配置為接收第一CRC數(shù)據(jù)和多個(gè)子CRC數(shù)據(jù)，并基于第一CRC數(shù)據(jù)和第二CRC數(shù)據(jù)向解碼器輸出校正停止信號(hào)，其中該第二CRC數(shù)據(jù)是基于多個(gè)子CRC數(shù)據(jù)而生成的。

9.如權(quán)利要求8所述的糾錯(cuò)電路，其中，

第一處理器還被配置為當(dāng)?shù)谝籆RC數(shù)據(jù)與第二CRC數(shù)據(jù)相同時(shí)，將校正停止信號(hào)輸出到解碼器，并且

第一處理器還被配置為當(dāng)?shù)谝籆RC數(shù)據(jù)與第二CRC數(shù)據(jù)不相同時(shí)，不將校正停止信號(hào)輸出到解碼器。

10.一種糾錯(cuò)電路，包括：

解碼器，被配置為針對(duì)通過(guò)劃分碼字而獲得的多個(gè)子組數(shù)據(jù)中的每一個(gè)順序地生成多個(gè)完整性數(shù)據(jù)，并且使用奇偶校驗(yàn)碼對(duì)用戶(hù)數(shù)據(jù)重復(fù)地執(zhí)行糾錯(cuò)操作，

其中，碼字包括用戶(hù)數(shù)據(jù)和奇偶校驗(yàn)碼，并且糾錯(cuò)電路被配置為接收碼字并對(duì)碼字執(zhí)行糾錯(cuò)操作；以及

第一處理器，被配置為基于多個(gè)完整性數(shù)據(jù)確定在碼字中是否存在錯(cuò)誤，

其中，解碼器還被配置為基于第一處理器的確定結(jié)果停止對(duì)碼字執(zhí)行的糾錯(cuò)操作。

11.如權(quán)利要求10所述的糾錯(cuò)電路，其中，

解碼器還被配置為當(dāng)確定在碼字中存在錯(cuò)誤時(shí)，針對(duì)通過(guò)劃分碼字而獲得的多個(gè)子組數(shù)據(jù)中的每一個(gè)順序地重新生成多個(gè)完整性數(shù)據(jù)，并且

當(dāng)確定在碼字中不存在錯(cuò)誤時(shí)輸出碼字。