[發明專利]存儲器及其形成方法

有效

• 申請號: 201910582851.4
• 申請日: 2019-06-28
• 公開（公告）號: CN110265398B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 余興
• 申請（專利權）人: 芯盟科技有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

一種存儲器及其形成方法，包括：襯底，所述襯底包括相對的第一面和第二面；位于襯底第一面表面的柵極結構；分別位于所述柵極結構兩側襯底內的源摻雜區和漏摻雜區；與所述源摻雜區電連接的字線結構；與所述柵極結構頂部電連接的位線結構；位于所述襯底內的電容結構，所述第二面暴露出所述電容結構，所述電容結構與所述漏摻雜區電連接，且所述電容結構與所述漏摻雜區底部相接觸。所述存儲器結構占用的面積縮小，提高了器件的集成度。

技術領域

本發明涉及半導體制造領域，尤其涉及一種存儲器的結構及其形成方法。

背景技術

隨著半導體技術的不斷發展，具備存儲功能的半導體器件具有愈發重要的地位。

現有的各種半導體存儲器件通常包括：靜態隨機存儲器(Static?Random?AccessMemory，SRAM)、閃存(Flash?Memory)以及動態隨機存儲器(Dynamic?Random?AccessMemory，DRAM)等。其中，動態隨機存儲器是一種常用作為系統內存的存儲器，具有廣泛的應用場合。

然而，現有的動態隨機存儲器所占用的面積較大，不利于半導體技術的微小化和集成化的發展需求。

發明內容

本發明解決的技術問題是提供一種存儲器結構及其形成方法，所述存儲器結構具有較小的空間占用面積以及較高的集成度。

為解決上述技術問題，本發明技術方案提供一種存儲器，包括：襯底，所述襯底包括相對的第一面和第二面；位于襯底第一面表面的柵極結構；分別位于所述柵極結構兩側襯底內的源摻雜區和漏摻雜區；與所述源摻雜區電連接的字線結構；與所述柵極結構頂部電連接的位線結構；位于所述襯底內的電容結構，所述第二面暴露出所述電容結構，所述電容結構與所述漏摻雜區電連接，且所述電容結構與所述漏摻雜區底部相接觸。

可選的，所述字線結構包括位于源摻雜區表面的第一導電插塞以及位于第一導電插塞表面的字線層。

可選的，所述第一導電插塞和所述字線層的材料包括金屬；所述金屬包括銅、鎢、鋁、鈦、氮化鈦和鉭中的一種或多種組合。

可選的，所述位線結構包括位于柵極結構頂部表面的第二導電插塞以及位于第二導電插塞表面的位線層。

可選的，所述第二導電插塞和所述位線層的材料包括金屬；所述金屬包括銅、鎢、鋁、鈦、氮化鈦和鉭中的一種或多種組合。

可選的，還包括：位于所述襯底內的第一開口，所述第一開口頂部暴露出部分所述漏摻雜區表面，且所述襯底第二面暴露出所述第一開口頂部；所述電容結構包括位于第一開口側壁和底部表面的絕緣層和位于絕緣層上的電極層。

可選的，還包括：位于所述第一開口底部的襯底內和漏摻雜區內的第三導電插塞，所述第三導電插塞與所述電容結構電連接。

可選的，所述電極層的材料包括金屬，所述金屬包括銅、鎢、鋁、鈦、氮化鈦和鉭中的一種或多種組合；所述絕緣層材料的介電常數大于3.9，所述絕緣層的材料包括氧化鉿或氧化鋁。

可選的，所述襯底包括有源區，所述有源區周圍的襯底內具有隔離結構；所述柵極結構位于所述有源區表面，所述源摻雜區和漏摻雜區位于所述有源區內；所述電容結構位于所述有源區內。

可選的，所述漏摻雜區的部分側壁與所述隔離結構的部分側壁相接觸；所述源摻雜區的部分側壁與所述隔離結構的部分側壁相接觸；所述電容結構與所述隔離結構的部分底部相接觸。

可選的，所述電容結構在襯底第一面的投影與所述柵極結構在襯底第一面的投影部分重合；或者，所述電容結構在襯底第一面的投影與所述漏摻雜區在襯底第一面的投影部分重合；或者，所述電容結構在襯底第一面的投影與所述源摻雜區在襯底第一面的投影部分重合。