[發明專利]一種寫時鐘延遲調整方法及電路在審
| 申請號： | 201910577415.8 | 申請日： | 2019-06-28 |
| 公開（公告）號： | CN110310685A | 公開（公告）日： | 2019-10-08 |
| 發明（設計）人： | 李乾男 | 申請（專利權）人： | 西安紫光國芯半導體有限公司 |
| 主分類號： | G11C7/22 | 分類號： | G11C7/22 |
| 代理公司： | 西安智邦專利商標代理有限公司 61211 | 代理人： | 王少文 |
| 地址： | 710055 陜西省西安市高新區軟件*** | 國省代碼： | 陜西;61 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 寫時鐘 寫時鐘信號 脈寬 相位調整 校準結果 延遲調整 整數倍 電路 時鐘門控單元 反饋結果 時鐘校準 周期丟失 半周期 分頻器 接收端 變窄 使能 可信 恢復 保證 | ||
1.一種寫時鐘延遲調整方法，其特征在于，
所述方法用于寫時鐘到時鐘校準；
包括步驟：
1)關掉N個周期的寫時鐘信號，N＝m×n，m為正整數，n為寫時鐘信號被分頻的分頻數；
2)調整寫時鐘信號的相位；
3)重新使能寫時鐘信號。
2.根據權利要求1所述的寫時鐘延遲調整方法，其特征在于：
步驟1)中關掉N個周期的寫時鐘信號
以及
步驟3)重新使能寫時鐘信號
均是通過時鐘門控單元和計數器實現的；
當需要調整寫時鐘信號的相位時，計算器開始計數并通過寫時鐘使能信號關閉時鐘門控單元；
當計數值等于N時，計算器通過寫時鐘使能信號開啟時鐘門控單元。
3.根據權利要求2所述的寫時鐘延遲調整方法，其特征在于：
所述關閉時鐘門控單元為：計算器拉低時鐘門控單元所接收的寫時鐘使能信號；
所述開啟時鐘門控單元為：計算器拉高時鐘門控單元所接收的寫時鐘使能。
4.根據權利要求3所述的寫時鐘延遲調整方法，其特征在于：
步驟2)中通過改變延遲來調整寫時鐘信號的相位。
5.根據權利要求1至4任一所述的寫時鐘延遲調整方法，其特征在于：所述寫時鐘延遲調整方法適用于GDDR中寫時鐘到時鐘的校準。
6.根據權利要求5所述的寫時鐘延遲調整方法，其特征在于：所述GDDR為GDDR5或GDDR6中寫時鐘到時鐘的校準。
7.實現權利要求1-6任一所述寫時鐘延遲調整方法的寫時鐘延遲調整電路，其特征在于：
包括時鐘門控單元、時鐘計數器和相位調整單元；
時鐘門控單元用于產生關掉N個周期的寫時鐘信號；
時鐘計數器用于控制時鐘門控單元的使能狀態；
相位調整單元用于調整所述時鐘門控單元輸出的寫時鐘信號的相位。
8.根據權利要求7所述的寫時鐘延遲調整電路，其特征在于：
時鐘門控單元的時鐘輸入端接門控前寫時鐘信號，輸出端接相位調整單元的輸入端；
時鐘計數器的輸入端接所述門控前寫時鐘信號和數據率，輸出端接時鐘門控單元的使能輸入端；
時鐘計數器的計數閾值等于N，N＝m×n，m為正整數，n為寫時鐘信號被分頻的分頻數；
所述門控前寫時鐘信號指PHY內部還沒有被關閉的寫時鐘信號。
9.根據權利要求7或8所述的寫時鐘延遲調整電路，其特征在于：
時鐘門控單元包括鎖存器和邏輯電路；
鎖存器的使能輸入端EN接寫時鐘使能，時鐘輸入端CK接所述門控前寫時鐘信號，輸出端Q接邏輯電路的其中一個輸入端，邏輯電路的另一個輸入端接所述門控前寫時鐘信號，邏輯電路的輸出端輸出門控后寫時鐘。
10.根據權利要求9所述的寫時鐘延遲調整電路，其特征在于：
所述邏輯電路為兩輸入與門。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于西安紫光國芯半導體有限公司，未經西安紫光國芯半導體有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910577415.8/1.html，轉載請聲明來源鉆瓜專利網。
