[發(fā)明專利]包括分叉存儲器模塊的高容量半導(dǎo)體器件

在審

• 申請?zhí)枺?/td>: 201910575708.2
• 申請日: 2019-06-28
• 公開（公告）號: CN112151527A
• 公開（公告）日: 2020-12-29
• 發(fā)明（設(shè)計）人: 楊旭一;馬世能;張聰;邱進添
• 申請（專利權(quán)）人: 西部數(shù)據(jù)技術(shù)公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L21/60;G11C5/02
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 邱軍

本發(fā)明題為“包括分叉存儲器模塊的高容量半導(dǎo)體器件”。本發(fā)明公開了一種半導(dǎo)體器件，所述半導(dǎo)體器件包括堆疊的集成存儲器模塊的晶圓。本發(fā)明技術(shù)的半導(dǎo)體器件可包括多個存儲器陣列半導(dǎo)體晶圓和CMOS控制器晶圓，所述多個存儲器陣列半導(dǎo)體晶圓和所述CMOS控制器晶圓一起作為單個集成閃存存儲器半導(dǎo)體器件工作。在實施方案中，所述CMOS控制器晶圓可包括半導(dǎo)體管芯，所述半導(dǎo)體管芯包括與存儲器陣列邏輯電路集成在一起的ASIC邏輯電路。

背景技術(shù)

便攜式消費電子器件需求的強勁增長推動了對高容量存儲設(shè)備的需求。非易失性半導(dǎo)體存儲器設(shè)備諸如閃存存儲卡已廣泛用于滿足對數(shù)字信息存儲和交換的日益增長的需求。此類存儲器設(shè)備的設(shè)計具有便攜性、多功能性且堅固耐用，加上它們的可靠性高且容量大，使得它們成為用于各種電子設(shè)備的理想選擇，包括例如數(shù)字相機、數(shù)字音樂播放器、視頻游戲控制器、PDA、蜂窩電話和固態(tài)驅(qū)動器。

最近，已經(jīng)提出了使用3D堆疊存儲器結(jié)構(gòu)的超高密度存儲器設(shè)備，該結(jié)構(gòu)具有形成為層的存儲器單元串。一種此類存儲設(shè)備有時被稱為位成本縮減(BiCS)架構(gòu)。除了分層存儲器單元之外，3D存儲器設(shè)備還包括用于控制存儲器單元的讀/寫的邏輯電路。邏輯電路常使用互補金屬氧化物半導(dǎo)體(CMOS)技術(shù)來制造，通常可形成在半導(dǎo)體晶圓內(nèi)的堆疊存儲器層下方。

目前，在數(shù)據(jù)中心中將閃存設(shè)備用為固態(tài)驅(qū)動器(SSD)是一項重大舉措。隨著3D存儲器結(jié)構(gòu)中的存儲器層的數(shù)量增加以滿足不斷增長的數(shù)據(jù)中心存儲器需求，將邏輯電路定位在3D存儲器單元結(jié)構(gòu)下方變得越來越困難。另外，針對存儲器陣列形成而優(yōu)化的過程參數(shù)可能不會針對邏輯電路形成進行優(yōu)化。例如，利用熱量使3D存儲器單元結(jié)構(gòu)退火是已知的。雖然熱量對存儲器單元結(jié)構(gòu)有利，但可能會對邏輯電路的操作產(chǎn)生不利影響。

附圖說明

圖1是根據(jù)本發(fā)明技術(shù)的實施方案的用于形成包括控制器管芯的第一晶圓的流程圖。

圖2是根據(jù)本發(fā)明技術(shù)的實施方案的包括控制器管芯的第一半導(dǎo)體晶圓的第一主表面的頂視圖。

圖3是根據(jù)本發(fā)明技術(shù)的實施方案的第一半導(dǎo)體晶圓的控制器管芯的頂視圖。

圖4是根據(jù)本發(fā)明技術(shù)的實施方案的第一半導(dǎo)體晶圓的控制器管芯的橫截面邊緣視圖。

圖5是根據(jù)本發(fā)明技術(shù)的實施方案的控制器管芯的示意性框圖。

圖6是根據(jù)本發(fā)明技術(shù)的實施方案的用于形成包括存儲器陣列管芯的第二晶圓的流程圖。

圖7是根據(jù)本發(fā)明技術(shù)的實施方案的包括存儲器陣列管芯的第二半導(dǎo)體晶圓的第一主表面的頂視圖。

圖8是根據(jù)本發(fā)明技術(shù)的實施方案的第二半導(dǎo)體晶圓的存儲器陣列管芯的頂視圖。

圖9是根據(jù)本發(fā)明技術(shù)的實施方案的第二半導(dǎo)體晶圓的存儲器陣列管芯的橫截面邊緣視圖。

圖10是根據(jù)本發(fā)明技術(shù)的實施方案的用于形成半導(dǎo)體器件的流程圖。

圖11是根據(jù)本發(fā)明技術(shù)的實施方案的形成集成晶圓半導(dǎo)體器件的多個堆疊晶圓的透視圖。

圖12是根據(jù)本發(fā)明技術(shù)的實施方案的來自形成集成晶圓存儲器模塊的晶圓的多個堆疊半導(dǎo)體管芯的分解橫截面邊緣視圖。

圖13是根據(jù)本發(fā)明技術(shù)的耦接到主機設(shè)備的半導(dǎo)體器件的存儲器模塊的橫截面邊緣視圖。

圖14是根據(jù)本發(fā)明技術(shù)的實施方案的存儲器模塊的功能框圖。

圖15是根據(jù)本發(fā)明技術(shù)的實施方案的形成多通道集成晶圓半導(dǎo)體器件的多個堆疊晶圓的透視圖。

圖16是根據(jù)本發(fā)明技術(shù)的實施方案的多通道集成晶圓存儲器模塊的功能框圖。

具體實施方式