[發明專利]包括分叉存儲器模塊的高容量半導體器件

在審

• 申請號: 201910575708.2
• 申請日: 2019-06-28
• 公開（公告）號: CN112151527A
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 楊旭一;馬世能;張聰;邱進添
• 申請（專利權）人: 西部數據技術公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L21/60;G11C5/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

1.一種被配置為與主機設備一起運行的半導體器件，所述半導體器件包括：

第一半導體管芯，所述第一半導體管芯包括：

被配置為與所述主機設備交互的ASIC邏輯電路，和

被配置為與存儲器陣列交互的存儲器陣列邏輯電路；和

耦接到所述第一半導體管芯的一組一個或多個第二半導體管芯，所述一組一個或多個第二半導體管芯包括被配置為與所述第一半導體管芯的所述存儲器陣列邏輯電路交互的所述存儲器陣列。

2.根據權利要求1所述的半導體器件，其中所述第一半導體管芯是第一晶圓的一部分，并且所述一組一個或多個第二半導體管芯是一個或多個第二晶圓的一部分，其中所述第一晶圓和所述一組一個或多個第二晶圓彼此堆疊。

3.根據權利要求1所述的半導體器件，其中所述第一半導體管芯是第一晶圓的一部分，并且所述一組一個或多個第二半導體管芯是一個或多個第二晶圓的一部分，其中所述第一晶圓和所述一組一個或多個第二晶圓彼此堆疊，并且所述第一半導體管芯和所述一組一個或多個第二半導體管芯在所述堆疊的晶圓中彼此成列對準。

4.根據權利要求1所述的半導體器件，其中所述半導體器件是單通道器件。

5.根據權利要求1所述的半導體器件，其中所述半導體器件是多通道器件。

6.根據權利要求5所述的半導體器件，其中所述第一半導體管芯包括用于所述多通道中的每個通道的存儲器陣列邏輯電路。

7.根據權利要求1所述的半導體器件，其中所述第一管芯和所述一組一個或多個第二管芯通過所述第一管芯和所述一組一個或多個第二管芯中的硅通孔以電氣方式耦接。

8.根據權利要求1所述的半導體器件，其中所述第一半導體管芯包括第一表面上的被配置為與所述主機設備的觸點配合的一組接合焊盤，以及第二表面上的被配置為與所述一組一個或多個存儲器陣列管芯的存儲器陣列管芯的觸點配合的一組導電凸塊。

9.根據權利要求1所述的半導體器件，其中所述一組一個或多個第二半導體管芯包括三維堆疊的存儲器結構，所述三維堆疊的存儲器結構具有形成為層的存儲器單元串。

10.一種被配置為與主機設備一起運行的半導體器件，所述半導體器件包括：

第一晶圓，所述第一晶圓包括用于與所述主機設備交互的邏輯電路和用于與存儲器陣列交互的邏輯電路中的至少一者；和

以物理和電氣方式耦接到所述第一晶圓的多個第二晶圓，所述多個第二晶圓包括多個存儲器陣列。

11.根據權利要求10所述的半導體器件，其中所述第一晶圓包括用于與所述主機設備交互的邏輯電路和用于與存儲器陣列交互的邏輯電路。

12.根據權利要求10所述的半導體器件，其中所述第一晶圓包括第一半導體管芯，所述第一半導體管芯包括用于與所述主機設備交互的邏輯電路和用于與存儲器陣列交互的邏輯電路。

13.根據權利要求12所述的半導體器件，其中所述多個第二晶圓包括多個第二半導體管芯，所述多個第二半導體管芯各自包括存儲器陣列。

14.根據權利要求12所述的半導體器件，其中所述第一半導體管芯和所述多個第二半導體管芯彼此成列堆疊。

15.根據權利要求10所述的半導體器件，其中所述第一晶圓和所述多個第二晶圓堆疊在彼此的頂部以形成晶圓的疊堆。

16.根據權利要求15所述的半導體器件，其中所述第一晶圓在所述晶圓的疊堆的頂部。