[發(fā)明專利]輔助電路、存儲(chǔ)器系統(tǒng)及將讀輔助給多存儲(chǔ)器單元的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201910573698.9
• 申請(qǐng)日: 2019-06-28
• 公開（公告）號(hào): CN110660443B
• 公開（公告）日: 2021-08-17
• 發(fā)明（設(shè)計(jì)）人: 藤原英弘;廖宏仁;潘顯裕;林志宇;陳炎輝;賽赫爾·普列特·辛格
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): G11C16/34
• 分類號(hào): G11C16/34
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種讀輔助電路，包括：

分壓器電路，配置為將電源電壓分壓并且在所述分壓器電路的輸出處提供源極寫入線電壓；以及

多個(gè)寫入線驅(qū)動(dòng)器電路，每個(gè)寫入線驅(qū)動(dòng)器電路配置為接收所述源極寫入線電壓，并根據(jù)控制所述每個(gè)寫入線驅(qū)動(dòng)器電路的相應(yīng)的獨(dú)立使能信號(hào)選擇性地將所述源極寫入線電壓應(yīng)用于相應(yīng)的寫入線，

其中，所述分壓器電路包括串聯(lián)連接的第一晶體管和第二晶體管以形成提供所述源極寫入線電壓的節(jié)點(diǎn)，

其中，所述源極寫入線電壓為所述電源電壓的百分比，通過所述第一晶體管的第一電阻與所述第二晶體管的第二電阻相比較的比率來確定所述百分比。

2.根據(jù)權(quán)利要求1所述的讀輔助電路，其中，所述第一晶體管和所述第二晶體管是PMOS晶體管。

3.根據(jù)權(quán)利要求1所述的讀輔助電路，其中，

所述第一晶體管包括連接至所述電源電壓的源極；以及

所述第二晶體管包括在提供所述源極寫入線電壓的所述節(jié)點(diǎn)處連接至所述第一晶體管的漏極的源極，和接地的漏極。

4.根據(jù)權(quán)利要求1所述的讀輔助電路，其中，所述第一晶體管和所述第二晶體管是NMOS晶體管。

5.根據(jù)權(quán)利要求1所述的讀輔助電路，其中，所述第一晶體管包括接收第一控制信號(hào)的第一柵極并且所述第二晶體包括接收第二控制信號(hào)的第二柵極，其中，所述第一控制信號(hào)和所述第二控制信號(hào)通過所述分壓器電路共同地控制所述源極寫入線電壓的生成。

6.根據(jù)權(quán)利要求5所述的讀輔助電路，其中，所述第一控制信號(hào)指示睡眠模式并且響應(yīng)于所述睡眠模式被激活而使所述第一晶體管截止以使所述源極寫入線電壓的生成無效。

7.根據(jù)權(quán)利要求5所述的讀輔助電路，其中，所述第二控制信號(hào)為主使能信號(hào)，所述主使能信號(hào)響應(yīng)于讀輔助被激活和睡眠模式被去激活而使能所述源極寫入線電壓的生成。

8.根據(jù)權(quán)利要求1所述的讀輔助電路，其中，所述分壓器電路包括：

第三晶體管，所述第三晶體管具有連接至所述第二晶體管的漏極的漏極，并且具有接地的源極。

9.根據(jù)權(quán)利要求8所述的讀輔助電路，其中，所述第一晶體管和所述第二晶體管包括通過相同的睡眠模式信號(hào)控制的各自柵極，并且所述第三晶體管包括通過所述讀輔助電路的主使能信號(hào)控制的柵極。

10.根據(jù)權(quán)利要求1所述的讀輔助電路，其中，所述每個(gè)寫入線驅(qū)動(dòng)器電路配置為將在所述每個(gè)寫入線驅(qū)動(dòng)器電路的輸入處所接收的相應(yīng)的獨(dú)立使能信號(hào)反相，以在所述每個(gè)寫入線驅(qū)動(dòng)器電路的輸出處的相應(yīng)寫入線上提供相應(yīng)的寫入線電壓。

11.根據(jù)權(quán)利要求10所述的讀輔助電路，其中，響應(yīng)于所述相應(yīng)的獨(dú)立使能信號(hào)為邏輯低，所述源極寫入線電壓引起所述相應(yīng)的寫入線電壓。

12.根據(jù)權(quán)利要求10所述的讀輔助電路，其中，所述每個(gè)寫入線驅(qū)動(dòng)器電路包括：

PMOS晶體管，所述PMOS晶體管具有連接至所述分壓器電路的輸出的源極，以接收所述源極寫入線電壓；以及

NMOS晶體管，所述NMOS晶體管具有在所述每個(gè)寫入線驅(qū)動(dòng)器電路的輸出處連接至所述PMOS晶體管的漏極的漏極，

其中，所述PMOS晶體管和所述NMOS晶體管的各自柵極在所述每個(gè)寫入線驅(qū)動(dòng)器電路的輸入處連接在一起，以接收所述相應(yīng)的獨(dú)立使能信號(hào)。

13.根據(jù)權(quán)利要求10所述的讀輔助電路，其中，

所述每個(gè)寫入線驅(qū)動(dòng)器電路經(jīng)由所述相應(yīng)的寫入線連接至多個(gè)存儲(chǔ)器單元中的相應(yīng)存儲(chǔ)器單元；以及

所述相應(yīng)的寫入線提供相應(yīng)的寫入線電壓，以在所述相應(yīng)存儲(chǔ)器單元的讀取操作期間控制傳輸晶體管。