[發明專利]非易失性存儲器器件及其操作方法

在審

• 申請號: 201910572730.1
• 申請日: 2019-06-28
• 公開（公告）號: CN111081299A
• 公開（公告）日: 2020-04-28
• 發明（設計）人: 李潤烈;樸鐘哲;李瑟妃;林敬燮
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/30;G11C16/08;G11C16/10;G11C16/26
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

一種非易失性存儲器器件，包括：第一存儲器堆疊，包括彼此垂直堆疊的第一存儲器單元；第二存儲器堆疊，包括彼此垂直堆疊的存儲器單元；以及控制邏輯，被配置為基于在第一存儲器操作中施加到第一存儲器堆疊中的第一存儲器單元中的一個的第一電壓，設置施加用于第二存儲器堆疊中的第二存儲器單元之一的第二存儲器操作的第二電壓的電壓電平。第二存儲器堆疊垂直堆疊在第一存儲器堆疊上。使用第一電壓確定第一存儲器單元中的一個的單元特性。

相關申請的交叉引用

本申請要求于2018年10月18日在韓國知識產權局提交的韓國專利申請No.10-2018-0124579的權益，其公開內容通過引用整體并入本文。

技術領域

本發明構思涉及一種非易失性存儲器器件，更具體地，涉及一種包括多個存儲器堆疊的非易失性存儲器。

背景技術

半導體存儲器器件是通過使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)和磷化銦(InP)的半導體實現的存儲器器件。半導體存儲器器件分為易失性存儲器器件和非易失性存儲器器件。

非易失性存儲器器件是即使在電源中斷時其中存儲的數據也不會消失的存儲器器件。非易失性存儲器器件可以包括只讀存儲器(ROM)、可編程ROM(PROM)、可擦除PROM(EPROM)、電子EPROM(EEPROM)、閃存器件、相變隨機存取存儲器(RAM)(PRAM)、磁性-電阻RAM(MRAM)、電阻RAM(RRAM)和鐵電RAM(FRAM)等。閃存器件可以分為負OR(NOR)型和負AND(NAND)型。

非易失性存儲器器件可以具有3D存儲器單元陣列，并且已經開發了雙堆疊結構，其通過堆疊通過獨立的溝道孔形成過程生成的多個存儲器堆疊而生成。關于雙堆疊結構的存儲器單元陣列，已經使用了不同于傳統單堆疊結構的輸入/輸出方法。

發明內容

根據本發明構思的示例性實施例，非易失性存儲器器件包括：第一存儲器堆疊，包括彼此垂直堆疊的多個第一存儲器單元；第二存儲器堆疊，包括彼此垂直堆疊的多個第二存儲器單元；以及控制邏輯，被配置為基于在第一存儲器操作中施加到第一存儲器堆疊中的多個第一存儲器單元的第一存儲器單元的第一電壓,設置施加用于所述第二存儲器堆疊中的所述多個第二存儲器單元的第二存儲器單元的第二存儲器的操作的第二電壓的電壓電平。第二存儲器堆疊垂直堆疊在第一存儲器堆疊上。使用第一電壓確定第一存儲器單元的單元特性。

根據本發明構思的示例性實施例，非易失性存儲器器件包括：第一存儲器堆疊，包括順序連接到第一至第N字線的多個第一存儲器單元；第二存儲器堆疊，包括順序地連接到第(N+1)到第M(M是大于N+1的整數)字線的多個第二存儲器單元；以及控制邏輯，被配置為順序地編程連接到第一存儲器堆疊中的第一至第N字線中的一個的第一存儲器單元，以及連接到第(N+1)到第M字線中的一個的第二存儲器單元。第一至第N字線中的一個和第(N+1)至第M字線中的一個分別位于第一存儲器堆疊和第二存儲器堆疊中的基本相同層。根據本發明構思的示例性實施例，如下提供了對包括第一存儲器堆疊和第二存儲器堆疊的存儲器器件進行編程的方法。

使用第一編程電壓在包括在第一存儲器堆疊中的多個第一存儲器單元中的一個上完成編程操作。基于第一編程電壓確定第二編程電壓。通過將第二編程電壓作為起始偏置電壓施加到多個第二存儲器單元中的一個來編程包括在第二存儲器堆疊中的多個第二存儲器單元中的一個。多個第一存儲器單元中的一個和多個第二存儲器單元中的一個分別位于第一存儲器堆疊和第二存儲器堆疊中的基本相同層。

附圖說明

通過以下結合附圖的詳細描述，將更清楚地理解本發明構思的實施例，其中：

圖1是示出根據實施例的非易失性存儲系統的框圖；

圖2是示出根據實施例的非易失性存儲系統的框圖；

圖3是示出根據實施例的存儲器單元陣列中包括的存儲塊的電路圖；