[發明專利]一種CMOS數據清除電路及計算機設備

有效

• 申請號: 201910566363.4
• 申請日: 2019-06-27
• 公開（公告）號: CN110262647B
• 公開（公告）日: 2021-05-25
• 發明（設計）人: 張雷;王文章;吳志宏;姜建平
• 申請（專利權）人: 無錫睿勤科技有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

1.一種CMOS數據清除電路，其特征在于，包括：

復位信號輸出電路、第一延時模塊、第二延時模塊、嵌入式控制器、CMOS數據清除模塊；

所述復位信號輸出電路用于輸出復位信號至所述第一延時模塊；

所述第一延時模塊包括第一開關、第一電阻、第二電阻、第一電容；

所述第一開關的第一端與所述復位信號輸出電路連接，所述第一開關的第二端與第一電阻連接，所述第一開關的第三端接地；

所述第二電阻的一端與第一電源連接，所述第二電阻的另一端與第一節點連接，所述第一節點為所述第一電阻與所述第一電容之間的節點；

所述第一電容的一端與所述第一節點連接，所述第一電容的另一端接地；

所述第一節點分別與所述嵌入式控制器和所述第二延時模塊連接；

所述第一延時模塊用于接收到所述復位信號并延時第一預設時長后，發送重啟信號至所述嵌入式控制器和所述第二延時模塊，所述第一預設時長是根據所述第二電阻和所述第一電容確定的；

所述第二延時模塊包括第二開關、第三電阻、第四電阻、第二電容；

所述第二開關的第一端與所述第一延時模塊連接，所述第二開關的第二端與第三電阻連接，所述第二開關的第三端接地；

所述第四電阻的一端與第二電源連接，所述第四電阻的另一端與第二節點連接，所述第二節點為所述第三電阻與所述第二電容之間的節點；

所述第二電容的一端與所述第二節點連接，所述第二電容的另一端接地；

所述第二節點與所述CMOS數據清除模塊連接；

所述第二延時模塊用于接收到所述重啟信號并延時第二預設時長后，發送清除信號至所述CMOS數據清除模塊，所述第二預設時長是根據所述第四電阻和所述第二電容確定的；

所述CMOS數據清除模塊用于在接收到所述清除信號時清除CMOS芯片中的數據。

2.如權利要求1所述的電路，其特征在于，所述復位信號輸出電路包括復位鍵；

在所述復位鍵閉合時，所述復位信號輸出電路輸出復位信號，所述復位信號為低電平。

3.如權利要求1所述的電路，其特征在于，所述第二延時模塊還包括第三電容；

所述第三電容的一端與所述第二開關的第一端連接，所述第三電容的另一端接地。

4.如權利要求1所述的電路，其特征在于，所述第一開關為第一MOS型場效應管，所述第一MOS型場效應管的柵極與所述復位信號輸出電路連接，所述第一MOS型場效應管的漏極與第一電阻連接，所述第一MOS型場效應管的源極接地；

所述第二開關為第二MOS型場效應管，所述第二MOS型場效應管的柵極與所述第一延時模塊連接，所述第二MOS型場效應管的漏極與第三電阻連接，所述第二MOS型場效應管的源極接地。

5.如權利要求1所述的電路，其特征在于，所述CMOS數據清除模塊包括第三開關；

所述第三開關的第一端與所述第二延時模塊連接，所述第三開關的第二端與CMOS芯片連接，所述第三開關的第三端接地。

6.如權利要求5所述的電路，其特征在于，所述第三開關為第三MOS型場效應管，所述第三MOS型場效應管的柵極與所述第二延時模塊連接，所述第三MOS型場效應管的漏極與CMOS芯片連接，所述第三MOS型場效應管的源極接地。

7.一種計算機設備，其特征在于，包括：權利要求1-6任一所述的CMOS數據清除電路。