[發明專利]基于特征識別的CPU-FPGA任務調度方法及裝置

有效

• 申請號: 201910563352.0
• 申請日: 2019-06-26
• 公開（公告）號: CN110262887B
• 公開（公告）日: 2022-04-01
• 發明（設計）人: 張海濤;杜沛倫;馬華東
• 申請（專利權）人: 北京郵電大學
• 主分類號: G06F9/48
• 分類號: G06F9/48;G06F9/50
• 代理公司: 北京柏杉松知識產權代理事務所(普通合伙) 11413
• 代理人: 丁蕓;馬敬

1.一種基于特征識別的CPU-FPGA任務調度方法，其特征在于，所述方法包括：

獲取多個待處理任務及各待處理任務的數據量，所述待處理任務為所述CPU和所述FPGA中待進行處理的任務，所述數據量用于表示處理所述待處理任務所需的數據處理量；

提取所述多個待處理任務中各待處理任務的特征信息，所述特征信息包括：CPU特征信息，FPGA特征信息，以及任務自身特征信息；所述CPU特征信息用于表示CPU處理所述待處理任務時具有的特征，所述FPGA特征信息用于表示FPGA處理所述待處理任務時具有的特征；

基于各所述待處理任務的CPU特征信息，FPGA特征信息，以及任務自身特征信息，生成各所述待處理任務的特征向量；所述特征向量為所述待處理任務的特征信息經去除量綱后生成的；

將所生成的各所述待處理任務的特征向量輸入預先訓練的分類模型中，得到各所述待處理任務的分類結果，所述分類結果包括：第一分類結果和第二分類結果，所述第一分類結果對應的第一待處理任務用于在CPU中處理，所述第二分類結果對應的第二待處理任務用于在FPGA中處理；所述分類模型是根據預設任務對應的特征向量，及預設任務所對應的類別標簽訓練得到的；所述第一分類結果為CPU任務子集，所述第二分類結果為FPGA任務子集；

根據各所述第一待處理任務的數據量之間的大小關系，對所述第一待處理任務進行排序，并將排序后的各所述第一待處理任務按照預設策略調度至CPU中進行處理；

根據各所述第二待處理任務的數據量之間的大小關系，對所述第二待處理任務進行排序，并將排序后的各所述第二待處理任務按照預設策略調度至FPGA中進行處理；

其中，所述根據各所述第二待處理任務的數據量之間的大小關系，對所述第二待處理任務進行排序，并將排序后的各所述第二待處理任務按照預設策略調度至FPGA中進行處理，包括：

將所述FPGA任務子集對應的第二待處理任務，按照各第二待處理任務的數據量之間的大小關系降序排序，得到第一FPGA任務隊列；針對排序后的各所述第二待處理任務，按照第一FPGA任務隊列中各第二待處理任務的先后順序，依次將所述第一FPGA任務隊列中的各第二待處理任務調度至FPGA中進行處理；

或者，將所述FPGA任務子集對應的第二待處理任務，按照各第二待處理任務的數據量之間的大小關系升序排序，得到第二FPGA任務隊列；針對排序后的各所述第二待處理任務，按照第二FPGA任務隊列中各第二待處理任務的倒序順序，依次將所述第二FPGA任務隊列中的各第二待處理任務調度至FPGA中進行處理。

2.根據權利要求1所述的方法，其特征在于，所述基于各所述待處理任務的CPU特征信息，FPGA特征信息，以及任務自身特征信息，生成各所述待處理任務的特征向量的步驟，包括：

將各所述待處理任務的CPU特征信息，FPGA特征信息以及任務自身特征信息去除量綱，得到各待處理任務的CPU特征數據，FPGA特征數據以及任務自身特征數據；

按照預設規則將各所述待處理任務的CPU特征數據，FPGA特征數據以及任務自身特征數據，組合成各待處理任務的特征向量。

3.根據權利要求2所述的方法，其特征在于，所述根據各所述第一待處理任務的數據量之間的大小關系，對所述第一待處理任務進行排序的步驟，包括：

將所述CPU任務子集對應的第一待處理任務，按照各第一待處理任務的數據量之間的大小關系升序排序，得到第一CPU任務隊列；

或者，將所述CPU任務子集對應的第一待處理任務，按照各第一待處理任務的數據量之間的大小關系降序排序，得到第二CPU任務隊列。

4.根據權利要求3所述的方法，其特征在于，所述將排序后的各所述第一待處理任務按照預設策略調度至CPU中進行處理的步驟，包括：

針對排序后的各所述第一待處理任務，按照第一CPU任務隊列中各第一待處理任務的先后順序，依次將所述第一CPU任務隊列中的各第一待處理任務調度至CPU中進行處理；

或者，針對排序后的各所述第一待處理任務，按照第二CPU任務隊列中各第一待處理任務的倒序順序，依次將所述第二CPU任務隊列中的各第一待處理任務調度至CPU中進行處理。