[發(fā)明專利]基于特征識別的CPU-FPGA任務(wù)調(diào)度方法及裝置

有效

• 申請?zhí)枺?/td>: 201910563352.0
• 申請日: 2019-06-26
• 公開（公告）號: CN110262887B
• 公開（公告）日: 2022-04-01
• 發(fā)明（設(shè)計(jì)）人: 張海濤;杜沛?zhèn)?/a>;馬華東
• 申請（專利權(quán)）人: 北京郵電大學(xué)
• 主分類號: G06F9/48
• 分類號: G06F9/48;G06F9/50
• 代理公司: 北京柏杉松知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11413
• 代理人: 丁蕓;馬敬

本發(fā)明實(shí)施例提供了一種基于特征識別的CPU?FPGA任務(wù)調(diào)度方法及裝置，其中方法包括：獲取多個(gè)待處理任務(wù)及各待處理任務(wù)的數(shù)據(jù)量，提取多個(gè)待處理任務(wù)中各待處理任務(wù)的特征信息，基于各待處理任務(wù)的CPU特征信息，F(xiàn)PGA特征信息，以及任務(wù)自身特征信息，生成各待處理任務(wù)的特征向量，將所生成的各待處理任務(wù)的特征向量輸入預(yù)先訓(xùn)練的分類模型中，得到各待處理任務(wù)的分類結(jié)果，根據(jù)各待處理任務(wù)的數(shù)據(jù)量之間的大小關(guān)系，對待處理任務(wù)進(jìn)行排序，并將排序后的各待處理任務(wù)按照預(yù)設(shè)策略分別調(diào)度至CPU和FPGA中處理。本發(fā)明實(shí)施例，能夠?qū)崿F(xiàn)在CPU?FPGA任務(wù)調(diào)度過程中，提高CPU?FPGA的負(fù)載均衡性。

技術(shù)領(lǐng)域

本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域，特別是涉及一種基于特征識別的CPU-FPGA任務(wù)調(diào)度方法及裝置。

背景技術(shù)

近年來隨著人工智能、多媒體技術(shù)和高性能計(jì)算的發(fā)展，激發(fā)了人們對異構(gòu)計(jì)算體系結(jié)構(gòu)的廣泛研究興趣。傳統(tǒng)的服務(wù)器平臺無法承受大批量且多樣化的數(shù)據(jù)處理任務(wù)，伴隨著分布式計(jì)算和高性能計(jì)算的發(fā)展，異構(gòu)計(jì)算應(yīng)運(yùn)而生。異構(gòu)計(jì)算平臺整合了異構(gòu)的計(jì)算資源和存儲資源，為任務(wù)的數(shù)據(jù)處理提供了彈性的資源配置，提高了資源利用率，降低了服務(wù)成本，同時(shí)提供了容錯(cuò)和故障恢復(fù)技術(shù)，為任務(wù)的數(shù)據(jù)處理提供了安全可靠的平臺，使得越來越多的任務(wù)遷移到異構(gòu)平臺中進(jìn)行處理。例如，任務(wù)可以是視頻數(shù)據(jù)處理、圖像數(shù)據(jù)處理等，異構(gòu)平臺可以為異構(gòu)服務(wù)器等。

目前針對CPU(Central Processing Unit，中央處理單元)-FPGA(Field－Programmable Gate Array，現(xiàn)場可編程門陣列)異構(gòu)平臺上需要處理的任務(wù)，其采用的處理方法為：CPU針對CPU-FPGA異構(gòu)平臺上所接收到的任務(wù)，根據(jù)接收任務(wù)的先后順序，將所接收的任務(wù)優(yōu)先分配到FPGA上執(zhí)行，當(dāng)FPGA上所需執(zhí)行的任務(wù)達(dá)到一定數(shù)量時(shí)(此時(shí)FPGA的內(nèi)存已完全被占用)，再將所接收的任務(wù)分配到CPU上執(zhí)行。

然而，現(xiàn)有針對CPU-FPGA異構(gòu)平臺上任務(wù)的處理方法，是按照接收任務(wù)的先后順序?qū)θ蝿?wù)進(jìn)行分配處理的，實(shí)際應(yīng)用中，因不同的任務(wù)所需處理的數(shù)據(jù)量的大小不同，使得僅按照接收任務(wù)的先后順序?qū)θ蝿?wù)進(jìn)行分配，容易出現(xiàn)將需處理數(shù)據(jù)量小或計(jì)算復(fù)雜度低的任務(wù)分配給FPGA，將需處理數(shù)據(jù)量大或計(jì)算復(fù)雜度高的任務(wù)分配給CPU，導(dǎo)致CPU-FPGA負(fù)載不均衡的問題。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例的目的在于提供一種基于特征識別的CPU-FPGA任務(wù)調(diào)度方法及裝置，實(shí)現(xiàn)在CPU-FPGA任務(wù)調(diào)度過程中，進(jìn)一步提高CPU-FPGA的負(fù)載均衡性。具體技術(shù)方案如下：

第一方面，本發(fā)明實(shí)施例提供了一種基于特征識別的CPU-FPGA任務(wù)調(diào)度方法，所述方法包括：

獲取多個(gè)待處理任務(wù)及各待處理任務(wù)的數(shù)據(jù)量，所述待處理任務(wù)為所述CPU和所述FPGA中待進(jìn)行處理的任務(wù)，所述數(shù)據(jù)量用于表示處理所述待處理任務(wù)所需的數(shù)據(jù)處理量；

提取所述多個(gè)待處理任務(wù)中各待處理任務(wù)的特征信息，所述特征信息包括：CPU特征信息，F(xiàn)PGA特征信息，以及任務(wù)自身特征信息；所述CPU特征信息用于表示CPU處理所述待處理任務(wù)時(shí)具有的特征，所述FPGA特征信息用于表示FPGA處理所述待處理任務(wù)時(shí)具有的特征；

基于各所述待處理任務(wù)的CPU特征信息，F(xiàn)PGA特征信息，以及任務(wù)自身特征信息，生成各所述待處理任務(wù)的特征向量；所述特征向量為所述待處理任務(wù)的特征信息經(jīng)去除量綱后生成的；

將所生成的各所述待處理任務(wù)的特征向量輸入預(yù)先訓(xùn)練的分類模型中，得到各所述待處理任務(wù)的分類結(jié)果，所述分類結(jié)果包括：第一分類結(jié)果和第二分類結(jié)果，所述第一分類結(jié)果對應(yīng)的第一待處理任務(wù)用于在CPU中處理，所述第二分類結(jié)果對應(yīng)的第二待處理任務(wù)用于在FPGA中處理；所述分類模型是根據(jù)預(yù)設(shè)任務(wù)對應(yīng)的特征向量，及預(yù)設(shè)任務(wù)所對應(yīng)的類別標(biāo)簽訓(xùn)練得到的；