[發明專利]多層互連部件的互連結構、以及互連結構及其制造方法

有效

• 申請號: 201910560047.6
• 申請日: 2019-06-26
• 公開（公告）號: CN110648994B
• 公開（公告）日: 2021-05-07
• 發明（設計）人: 蔡宗霖;李勝男;卡迪爾姆魯諾阿比基斯;徐崇威;吳振豪;蔡騰群
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528;H01L21/768
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本文公開了一種互連結構，包括：通孔，設置在介電層中，其中，所述通孔連接第一互連部件和第二互連部件，并且所述通孔包括：通孔阻擋層，與所述介電層物理接觸；以及所述通孔包括通孔插塞，設置在所述通孔阻擋層和所述第一互連部件之間，從而使得所述通孔插塞與所述第一互連部件和所述介電層物理接觸。本發明實施例還公開了多層互連部件的互連結構、以及互連結構制造方法。

技術領域

本發明的實施例涉及互連結構、多層互連(MLI)部件的互連結構、以及互連結構制造方法。

背景技術

集成電路(IC)工業已經經歷了指數型增長。IC材料和設計中的技術進步已經產生了多代IC，其中，每一代都比上一代具有更小和更復雜的電路。在IC演化過程中，功能密度(即，每芯片面積的互連器件的數量)已經普遍增大，而幾何尺寸(即，可以使用制造工藝產生的最小組件(或線))已經減小。按比例縮小工藝通常通過提高生產效率和降低相關成本來提供益處。

這種按比例縮小增加了處理和制造IC的復雜性。為了實現這些進步，IC制造工藝也需要類似發展。例如，隨著IC部件尺寸不斷縮小，多層互連(MLI)部件變得更加緊湊，MLI部件的互連顯現出增加的接觸電阻，這帶來了性能、良率和成本挑戰。已經觀察到，先進IC技術節點中的互連件顯現出的較高接觸電阻可以顯著地延遲(并且在某些情況下，防止)信號被有效地路由至IC器件(諸如晶體管)和從IC器件路由，從而抵消了先進技術節點中的這種IC器件的任何性能的改進。因此，雖然現有的互連件對于它們的預期目的通常已經足夠，但是它們不是在所有方面都已完全令人滿意。

發明內容

本發明的實施例提供了一種互連結構，該互連結構包括：通孔，通孔設置在介電層中，其中，所述通孔連接第一互連部件和第二互連部件，并且所述通孔包括：通孔阻擋層，該通孔阻擋層與所述介電層物理接觸；以及所述通孔包括通孔插塞，通孔插塞設置在所述通孔阻擋層和所述第一互連部件之間，從而使得所述通孔插塞與所述第一互連部件和所述介電層物理接觸。

本發明的另一實施例提供了一種多層互連(MLI)部件的互連結構，所述互連結構包括：介電層；含鈷器件級接觸件，設置在所述介電層中；以及部分無阻擋通孔，設置在所述含鈷器件級接觸件上方的所述介電層中；其中所述部分無阻擋通孔包括：第一通孔插塞部分，設置在所述含鈷器件級接觸件上并且與所述含鈷器件級接觸件物理接觸以及與所述介電層物理接觸，所述部分無阻擋通孔包括第二通孔插塞部分，第二通孔插塞部分設置在所述第一通孔插塞部分上方，以及所述部分無阻擋通孔包括通孔阻擋層，通孔阻擋層設置在所述第二通孔插塞部分和所述第一通孔插塞部分之間并且還設置在所述第二通孔插塞部分和所述介電層之間。

本發明的又一實施例提供了一種互連結構制造方法，包括：在介電層中形成通孔開口，其中，所述通孔開口具有由所述介電層限定的側壁和由接觸件限定的底部；以及通過以下步驟來填充所述通孔開口：形成第一通孔體層，在所述第一通孔體層上方形成通孔阻擋層，在所述通孔阻擋層上方形成第二通孔體層，以及實施平坦化工藝，從而使得所述第一通孔體層、所述通孔阻擋層和所述第二通孔體層的剩余部分形成通孔。

本發明涉及用于基于鈷的互連件的部分無阻擋通孔及其制造方法。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據本發明的各個方面的部分或全部的集成電路器件的局部示意圖。

圖2是根據本發明的各個方面的用于制造多層互連部件的互連結構的方法的流程圖。

圖3A至圖3G是根據本發明的各個方面的當實施圖2的方法來制造圖1的集成電路器件的互連結構時，部分或全部的圖1的集成電路器件的部分A的放大局部示意圖。