[發明專利]半導體結構及其形成方法

有效

• 申請號: 201910559598.0
• 申請日: 2019-06-26
• 公開（公告）號: CN112151450B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 王禎貞;張建軍
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體結構及其形成方法。半導體結構包括基底、柵極、及含磷的介電層。柵極在基底上。含磷的介電層在柵極上。含磷的介電層具有變化的磷摻雜質密度分布輪廓。

技術領域

本發明涉及一種半導體結構及其形成方法，且特別是涉及一種晶體管及其形成方法。

背景技術

為了在半導體芯片上形成一設計的集成電路(integrated?circuits)，一般是制作一光掩模，并在光掩模上形成一設計的布局(layout)圖案，再通過黃光光刻(photolithography)制作工藝將光掩模上的圖案轉移到半導體結構表面的光致抗蝕劑層上，進而將集成電路的布局圖案轉移到半導體結構上。所以光刻制作工藝可說是半導體制作工藝中非常重要的關鍵步驟。

由于在光掩模上所能制作出的圖案的臨界尺寸(critical?dimension,CD)會受限于曝光機臺(optical?exposure?tool)的分辨率極限(resolution?limit)，因此當集成度(integration)逐漸提高，電路圖案設計越來越小，在對這些高密度排列的光掩模進行曝光制作工藝以進行圖案轉移時，很容易產生光學接近效應(optical?proximity?effect,OPE)，造成圖案轉移的偏差(deviation)或是圖案變形而影響產品電性特征。

發明內容

本發明提供一種半導體結構及其形成方法，以解決上述問題。

本發明提出一種半導體結構的形成方法，其包括以下步驟。形成柵極，方法包括形成柵介電層于基底上；形成柵電極于柵介電層上；及形成氮化物間隙壁于柵電極的側壁上。形成含磷的介電層于柵極上。含磷的介電層具有變化的磷摻雜質密度分布輪廓。

本發明另提出一種半導體結構，其包括基底、柵極、及含磷的介電層。柵極在基底上。含磷的介電層在柵極上。含磷的介電層具有變化的磷摻雜質密度分布輪廓。

為了對本發明的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附的附圖詳細說明如下：

附圖說明

圖1為一實施例的半導體結構的形成方法的示意圖；

圖1A為一實施例的半導體結構的形成方法的示意圖；

圖1B為一實施例的半導體結構的形成方法的示意圖；

圖1C為一實施例的半導體結構的形成方法的示意圖；

圖2為一實施例的半導體結構的形成方法的示意圖；

圖3為一實施例的半導體結構的形成方法的示意圖。

具體實施方式

以下以一些實施例做說明。需注意的是，本發明并非顯示出所有可能的實施例，未于本發明提出的其他實施態樣也可能可以應用。再者，附圖上的尺寸比例并非按照實際產品等比例繪制。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本發明保護范圍之用。另外，實施例中之敘述，例如細部結構、制作工藝步驟和材料應用等等，僅為舉例說明之用，并非對本發明欲保護的范圍做限縮。實施例的步驟和結構各細節可在不脫離本發明的精神和范圍內根據實際應用制作工藝的需要而加以變化與修飾。以下是以相同/類似的符號表示相同/類似的元件做說明。