[發明專利]一種系統芯片中BIST與ECC結合的存儲器檢測方法

有效

• 申請號: 201910555383.1
• 申請日: 2019-06-25
• 公開（公告）號: CN110289040B
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 黃凱;鄭昌立;余慜;修思文
• 申請（專利權）人: 浙江大學;南方電網科學研究院有限責任公司
• 主分類號: G11C29/42
• 分類號: G11C29/42;G11C29/44
• 代理公司: 杭州浙科專利事務所(普通合伙) 33213
• 代理人: 吳秉中

本發明公開了一種系統芯片中BIST與ECC結合的存儲器檢測方法，屬于存儲器的內建自測試領域。包括BIST模塊、ECC模塊和存儲器，具體方法如下：當ECC模塊檢測到寫入與讀出存儲器的數據不一致，并且只有一比特的錯誤數據，則調用ECC糾正算法，對錯誤的一比特進行糾正，再返回BIST模塊，BIST模塊給出正確的結果；當ECC模塊沒有檢測到錯誤，則BIST處的結果信號會給出正確的結果；當如果是有兩比特及以上的錯誤，則ECC并沒有糾正，返回給BIST時，會檢測到錯誤的數據，BIST會給出錯誤的結果反饋。本發明提高了檢測的存儲器的良品率，一塊存儲空間出現一比特錯誤的時候仍然認為是正確的。

技術領域

本發明涉及到存儲器BIST檢測領域，具體涉及到一種系統芯片中BIST與ECC結合的存儲器檢測方法。

背景技術

高復雜度的片上系統產品正面臨來自質量、上市周期、可靠性等日益嚴峻的挑戰。如今半導體制造商大多注重存儲陣列技術中表現其容量、工藝技術、質量等方面的領先。與此同時，嵌入式存儲器作為soc(System on Chip)中重要的組成部分，其性能指標與可靠性直接決定soc的性能。在設計和測試領域，嵌入式存儲器的穩定性越來越重要。在微處理器和專用集成電路中，被廣泛用作高速緩沖存儲器的大規模SRAM(Static Random-AccessMemory, 靜態隨機存取存儲器)陣列在晶元兩積中占有很大的比例。在集成電路產業鏈中，電路測試貫穿電路設計到產品的所有過程。其中包括電路設計時的原型驗證測試，生產晶圓片時探針測試臺的中測，芯片封裝后的性能測試，以及最后產品中應不同要求的用戶綜合性測試等等。目的都為盡可能多的、早的發現芯片故障，并檢測出有故障的。現階段，集成電路產業所面臨的測試問題非常嚴峻。存儲器在芯片中所占比例越來越大，為了使存儲器價格更加的劃算，芯片尺寸在不斷縮小，晶體管制造成本也在不斷下降，每個芯片所花費的測試經費和測試時間直接相關卻不能顯著地增長。每個芯片的比特位數繼續呈指數型增長，并且故障靈敏度也隨之而增長，故障也變得更加復雜。

對于芯片中嵌入式存儲器的測試方法一般有以下幾種，對存儲器的直接存取、嵌入式CPU(Central Processing Unit)測試、存儲器內建自測試。存儲器直接測試是基于ATE(Auto Test Equipment)測試設備中進行測試，具體操作為直接訪問存儲器引腳，這樣可以輕松實現多種算法。但隨著算法的實現越來越復雜，測試費用越來越貴，存儲器工作頻率越來越高，ATE設備要求很高，相應增加了測試成本。嵌入式CPU測試的有關測試算法可以在微處理器中軟件進行修改，靈活多變，不需要對被測試存儲器的硬件做出修改。但在修改測試算法時，需要修改微處理器的軟件程序，耗費人力，而且很難對用于存儲CPU相關程序的存儲器做出有效測試，存在一些局限性。

MBIST(Memory Build-In Self-Test)技術的主要思想是在存儲器芯片內部，存儲器電路外圍增加BIST電路，用于自動產生對存儲器芯片的測試激勵信號以及對測試結果的自動處理并反饋。這將使得存儲器芯片面積相對原來有所變大，但隨著存儲器容量的增大，這部分電路所占比例將會越來越小，優勢日漸明顯。首先，BIST可以實現自動測試的過程，其中使用的算法自動執行，降低對高成本ATE的依賴，從而可以利用系統時鐘進行全速測試從而減少測試時間，增大芯片缺陷覆蓋率；最后，BIST可以自動生成相關控制下向量，達到自動測試和自動修復的功能，故而稱為存儲器測試主流測試方法。