[發明專利]半導體元件的制造方法

有效

• 申請號: 201910553458.2
• 申請日: 2019-06-25
• 公開（公告）號: CN110660841B
• 公開（公告）日: 2023-03-21
• 發明（設計）人: 鄭鴻祥
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/16;H01L27/092;H01L21/8228
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

1.一種半導體元件的制造方法，其特征在于，該制造方法包括以下步驟：

接收一晶圓，該晶圓包括一基板上的一交替半導體層堆疊，該交替半導體層堆疊包括交替的多個第IV族半導體層和多個鍺層，其中所述多個第IV族半導體層較靠近該基板的一寬度大于所述多個第IV族半導體層較遠離該基板的一寬度；

對該交替半導體層堆疊塑形，以形成一第一墊、一第二墊以及一窄部分，該窄部分在該第一墊和該第二墊之間；

通過移除所述多個第IV族半導體層的該窄部分來形成多個鍺納米層片；以及

沉積一介電質材料，該介電質材料圍繞各該鍺納米層片中的至少一部分。

2.根據權利要求1所述的制造方法，其特征在于，還包括：在對該交替半導體層堆疊塑形之前，形成一絕緣體層于該交替半導體層堆疊上。

3.根據權利要求2所述的制造方法，其特征在于，該絕緣體層為二氧化硅。

4.根據權利要求3所述的制造方法，其特征在于，對該交替半導體層堆疊塑形的步驟包括以下步驟：

形成一圖案于該絕緣體層上；以及

通過反應性離子蝕刻來移除該圖案周圍的該交替半導體層堆疊的部分。

5.根據權利要求4所述的制造方法，其特征在于，還包括以下步驟：

在對該些交替半導體層堆疊塑形之后，移除該絕緣體層的任何剩余部分。

6.根據權利要求1所述的制造方法，其特征在于，移除所述多個第IV族半導體層的該窄部分的步驟包括進行選擇性濕蝕刻。

7.根據權利要求1所述的制造方法，其特征在于，該些第IV族半導體層為硅-鍺-錫或硅-錫。

8.一種半導體元件的制造方法，其特征在于，該方法包括以下步驟：

形成一堆疊，該堆疊包括：

一第一層的一第IV族半導體層，在一基板上，

一第二層的鍺層，在該第一層上，

一第三層的該第IV族半導體層，在該第二層上，以及

一第四層的鍺層，在該第三層上，其中該第IV族半導體層包含濃度范圍從20.3％至25.5％的錫，以及

通過選擇性濕蝕刻該第一層以及該第三層的一部分以暴露該第二層的表面，以及通過選擇性濕蝕刻該第三層的一部分以暴露該第四層的表面，分別形成一第一納米層片以及一第二納米層片。

9.根據權利要求8所述的制造方法，其特征在于，還包括以下步驟：

形成一介電層于該第一納米層片和該第二納米層片上，該介電層圍繞該第一納米層片和該第二納米層片的至少一部分。

10.根據權利要求8所述的制造方法，其特征在于，還包括對該堆疊進行塑形以形成一第一墊、一第二墊以及一窄部分，該窄部分設置在該第一墊與該第二墊之間。

11.根據權利要求10所述的制造方法，其特征在于，對該堆疊進行塑形的步驟包括以下步驟：

沉積一絕緣層于該堆疊上，以及

使用反應性離子蝕刻、聚焦離子束或兩者來移除一部分的該絕緣層和該堆疊。

12.根據權利要求8所述的制造方法，其特征在于，選擇性濕蝕刻該第一層的該部分及該第三層的該部分的步驟包括以下步驟：

在50℃至100℃范圍內的溫度下將該第一層和該第三層浸泡在一堿性溶液中達到5分鐘至30分鐘范圍的時間。

13.一種半導體元件的制造方法，其特征在于，包括以下步驟：

沉積一異質結構于一基板上，該異質結構具有交替的(i)一第IV族半導體層和鍺層，該第IV族半導體層包含濃度范圍從20.3％至25.5％的錫，(ii)鍺層；

對該異質結構進行塑形以形成一第一墊、一第二墊和一窄部分，該窄部分介于該第一墊以及該第二墊之間；以及

移除該第IV族半導體層的該窄部分以形成多個鍺納米層片。