[發明專利]形成半導體結構的方法

在審

• 申請號: 201910543415.6
• 申請日: 2019-06-21
• 公開（公告）號: CN110660671A
• 公開（公告）日: 2020-01-07
• 發明（設計）人: 簡昭欣;周鈺哲;蔡健偉;易琴雅
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 11006 北京律誠同業知識產權代理有限公司
• 代理人: 徐金國

提供一種形成半導體結構的方法，特別是提供一種形成自我對齊非對稱柵極(SAUG)鰭式場效晶體管(FinFET)的結構與方法。SAUG FinFET結構于每個鰭片的相對側上具有兩個不同的柵極結構，即編程柵極結構與開關柵極結構。SAUG FinFET可用以作為非揮發性記憶體儲存元件，可透過在編程柵極結構的控制柵極上以適當的偏壓來于電荷捕獲介電質(例如氮化硅(Si₃N₄))中捕獲電荷以電性編程非揮發性記憶體儲存元件。可透過感測流過SAUG FinFET的通道電流來感測所儲存的數據，以響應于開關柵極結構的開關柵極上的偏壓。

技術領域

本揭露實施例是有關于一種形成半導體結構的方法，且特別是有關于一種自我對齊非對稱柵極(self-aligned unsymmetrical gate，SAUG)鰭式場效晶體管(fin field-effect transistor，FinFET)及其形成方法。

背景技術

半導體工業透過逐漸減少最小特征尺寸且透過使用例如鰭式場效晶體管(finfield-effect transistor，FinFET)的三維(3D)晶體管結構來持續增加于集成電路中的電子元件(例如：晶體管、二極管、電阻器、電容器等等)的密度，其中三維晶體管結構利用垂直尺寸為相同的占位面積(footprint)提供更大的驅動電流。透過半導體技術的創新來使元件密度更高，以允許將更多的功能整合到所給定的區域中。達成高功能密度的能力產生了系統單晶片(system-on-chip，SOC)的概念，其中在單個晶片上整合例如數字邏輯、非揮發性記憶體(non-volatile memory，NVM)與模擬功能這類的多功能區塊。在單個晶片上整合這樣多樣化的功能通常會在形成與整合所伴隨的各種電子元件和晶體管結構方面帶來新的挑戰。

發明內容

本揭露提出一種形成半導體結構的方法，包含：形成從基板延伸的鰭片，其中鰭片沿著鰭片的多個相對側具有多個隔離區；于鰭片中形成源極區與漏極區；于鰭片的第一側壁上形成編程柵極結構(programming gate structure)；以及于與編程柵極結構相對的鰭片的第二側壁上形成開關柵極結構(switching gate structure)，其中編程柵極結構與開關柵極結構是沿著插入于源極區與漏極區之間的鰭片的一部分。

為讓本揭露的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。

附圖說明

從以下結合所附附圖所做的詳細描述，可對本揭露的態樣有更佳的了解。需注意的是，根據業界的標準實務，各特征并未依比例繪示。事實上，為了使討論更為清楚，各特征的尺寸都可任意地增加或減少。

圖1是繪示根據一些實施例的自我對齊非對稱柵極(self-alignedunsymmetrical gate，SAUG)鰭式場效晶體管(fin field-effect transistor，FinFET)的透視圖；

圖2A至[圖15C]是繪示根據一些實施例的在制造的中間階段的SAUG FinFET的剖視圖與平面視圖。

【符號說明】

50：基板

52：硬光罩層

54：鰭片

56：隔離區

59：溝槽

60：犧牲摻雜層

61、64、82：開口

62：源極/漏極區

63：犧牲層

65：隧道介電質

67：電荷捕獲介電質

69：阻障介電質