[發明專利]一種利用FPGA對FLASH進行分段保護的電路

有效

• 申請號: 201910541215.7
• 申請日: 2019-06-21
• 公開（公告）號: CN112116942B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 張偉彬;趙振涌;王寧;楊海濤;李婷婷;張艷芳;袁寰;汪輝;吳英攀;田培崗;賈明福
• 申請（專利權）人: 北京自動化控制設備研究所
• 主分類號: G11C16/22
• 分類號: G11C16/22;G06F12/14;G06F11/00
• 代理公司: 核工業專利中心 11007
• 代理人: 孫成林

本發明公開了一種利用FPGA對FLASH進行分段保護的電路，采用FPGA對FLASH器件WE信號進行封鎖保護，僅在用戶解鎖后的對應數據段訪問且FLASH供電正常時，允許WE信號有效，否則一直無效；以實現任意FLASH段的用戶解鎖和保護，實現設備通電和掉電時FLASH數據保護。它包括電源監測電路，分段保護狀態存儲電路，段地址比較電路，寫使能封鎖電路。本發明的優點是，本發明利用FPGA和電源監測器件實現FLASH數據分段保護、掉電保護，解決了常見FLASH數據意外丟失問題，具有實現方式巧妙、電路設計簡潔、配置靈活、易于推廣等優點。

技術領域

本發明屬于一種電學-基本電子電路，具體涉及一種利用FPGA對FLASH進行分段保護的電路，避免系統掉電時或使用中意外擦除或編程操作更改FLASH中數據信息。

背景技術

傳統NOR?FLASH數據保護基于FLASH器件WP引腳、軟件擦除和編程指令序列，在程序跑飛或設備掉電時無法保護FLASH中數據，易導致FLASH數據被意外改寫或擦除。部分FLASH器件無WP引腳，多數FLASH器件WP引腳只保護高段或低段，無法實現整片FLASH數據的保護，使用WP引腳做數據保護具有局限性。設備工作中需進行FLASH擦除和編程操作時，軟件中必須包含完整的FLASH擦除指令序列和FLASH編程指令序列，當程序跑飛或設備掉電時，可能意外執行了FLASH擦除或編程指令序列，造成存儲的數據丟失或損壞。

本發明提出了一種簡潔地FLASH保護方法，在不增加電路其它硬件開銷的同時可顯著提高FLASH數據安全性。

發明內容

本發明的目的是提供一種利用FPGA對FLASH進行分段保護的電路，采用FPGA對FLASH器件WE信號進行封鎖保護，僅在用戶解鎖后的對應數據段訪問且FLASH供電正常時，允許WE信號有效，否則一直無效；以實現任意FLASH段的用戶解鎖和保護，實現設備通電和掉電時FLASH數據保護。

本發明是這樣實現的，一種利用FPGA對FLASH進行分段保護的電路，它包括電源監測電路，分段保護狀態存儲電路，段地址比較電路，寫使能封鎖電路。

所述的電源監測電路輸出電源監測電路輸出的電源狀態信號至寫使能封鎖電路，分段保護狀態存儲電路輸出分段保護狀態存儲電路記錄的各FLASH段狀態至段地址比較電路，處理器輸出的高位地址線與段地址比較電路連接，段地址比較電路輸出段地址比較電路輸出的安全信號至寫使能封鎖電路，處理器寫信號輸入至寫使能封鎖電路，寫使能封鎖電路輸出FLASH寫使能信號。

所述的電源監測電路對FLASH供電電源電壓進行監測，FLASH供電電壓在正常范圍時，輸出高電平，表示電源正常；在電源電壓低于正常值，FLASH進入低電壓保護前，電壓監測電路提前識別出供電異常，輸出低電平，指示電源異常，電源監測電路輸出信號接入寫使能封鎖電路。

所述的分段保護狀態存儲電路由FPGA內觸發器實現，存儲FLASH對應邏輯段是否保護的狀態，上電默認所有FLASH段均處于保護狀態；FLASH段的劃分根據用戶需求定義，通過處理器進行讀寫控制；處理器進行FLASH擦寫前，先解鎖對應段保護狀態，擦寫結束后鎖定對應段，分段保護狀態存儲電路輸出信號接入段地址比較電路。

所述的段地址比較電路由FPGA內組合邏輯實現，對FLASH段訪問地址的安全性進行判斷，僅在處理器高位地址線與解鎖狀態的段地址匹配時，輸出高電平，否則輸出低電平，段地址比較電路輸出信號接入寫使能封鎖電路。

所述的寫使能封鎖電路由FPGA內組合邏輯實現，對處理器寫FLASH的控制信號進行封鎖控制，在電源監測電路和段地址比較電路同時輸出高電平時，FLASH寫使能跟隨處理器寫信號狀態，否則FLASH寫使能保持無效狀態。

本發明的優點是，本發明利用FPGA和電源監測器件實現FLASH數據分段保護、掉電保護，解決了常見FLASH數據意外丟失問題，具有實現方式巧妙、電路設計簡潔、配置靈活、易于推廣等優點。

附圖說明