[發明專利]一種利用FPGA對FLASH進行分段保護的電路

有效

• 申請號: 201910541215.7
• 申請日: 2019-06-21
• 公開（公告）號: CN112116942B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 張偉彬;趙振涌;王寧;楊海濤;李婷婷;張艷芳;袁寰;汪輝;吳英攀;田培崗;賈明福
• 申請（專利權）人: 北京自動化控制設備研究所
• 主分類號: G11C16/22
• 分類號: G11C16/22;G06F12/14;G06F11/00
• 代理公司: 核工業專利中心 11007
• 代理人: 孫成林

1.一種利用FPGA對FLASH進行分段保護的電路，其特征在于：它包括電源監測電路(1)，分段保護狀態存儲電路(2)，段地址比較電路(3)，寫使能封鎖電路(4)；

所述的電源監測電路(1)輸出電源監測電路輸出的電源狀態信號至寫使能封鎖電路(4)，分段保護狀態存儲電路(2)輸出分段保護狀態存儲電路記錄的各FLASH段狀態至段地址比較電路(3)，處理器輸出的高位地址線與段地址比較電路(3)連接，段地址比較電路(3)輸出段地址比較電路輸出的安全信號至寫使能封鎖電路(4)，處理器寫信號輸入至寫使能封鎖電路(4)，寫使能封鎖電路(4)輸出FLASH寫使能信號；

所述的電源監測電路對FLASH供電電源電壓進行監測，FLASH供電電壓在正常范圍時，輸出高電平，表示電源正常；在電源電壓低于正常值，FLASH進入低電壓保護前，電壓監測電路提前識別出供電異常，輸出低電平，指示電源異常，電源監測電路輸出信號接入寫使能封鎖電路。

2.如權利要求1所述的一種利用FPGA對FLASH進行分段保護的電路，其特征在于：所述的分段保護狀態存儲電路由FPGA內觸發器實現，存儲FLASH對應邏輯段是否保護的狀態，上電默認所有FLASH段均處于保護狀態；FLASH段的劃分根據用戶需求定義，通過處理器進行讀寫控制；處理器進行FLASH擦寫前，先解鎖對應段保護狀態，擦寫結束后鎖定對應段，分段保護狀態存儲電路輸出信號接入段地址比較電路。

3.如權利要求1所述的一種利用FPGA對FLASH進行分段保護的電路，其特征在于：所述的段地址比較電路由FPGA內組合邏輯實現，對FLASH段訪問地址的安全性進行判斷，僅在處理器高位地址線與解鎖狀態的段地址匹配時，輸出高電平，否則輸出低電平，段地址比較電路輸出信號接入寫使能封鎖電路。

4.如權利要求1所述的一種利用FPGA對FLASH進行分段保護的電路，其特征在于：所述的寫使能封鎖電路由FPGA內組合邏輯實現，對處理器寫FLASH的控制信號進行封鎖控制，在電源監測電路和段地址比較電路同時輸出高電平時，FLASH寫使能跟隨處理器寫信號狀態，否則FLASH寫使能保持無效狀態。