[發(fā)明專利]基底加工方法

在審

• 申請?zhí)枺?/td>: 201910533674.0
• 申請日: 2019-06-19
• 公開（公告）號: CN110739198A
• 公開（公告）日: 2020-01-31
• 發(fā)明（設(shè)計）人: 堅固山裕子;吉田嵩志
• 申請（專利權(quán)）人: ASMIP控股有限公司
• 主分類號: H01J37/32
• 分類號: H01J37/32
• 代理公司: 11335 北京匯信合知識產(chǎn)權(quán)代理有限公司
• 代理人: 李宏悅

基底加工方法的示例包括：使放置在基座上的基底經(jīng)受等離子體加工；向面對所述基座的射頻電極只施加預(yù)定的靜電去除時間的功率以產(chǎn)生等離子體，由此減少所述基底的電荷量；在使基座銷從所述基座的頂表面突出并且提起所述基底的同時測量所述射頻電極的自偏壓；以及通過控制器，當(dāng)所述自偏壓具有正值時縮短所述靜電去除時間，并且當(dāng)所述自偏壓具有負(fù)值時加長所述靜電去除時間。

技術(shù)領(lǐng)域

描述的示例涉及一種基底加工方法。

背景技術(shù)

在薄膜形成加工之后，尤其是在高功率和低溫加工中，硅基底可以粘住基座用作陰極。已經(jīng)考慮了，當(dāng)通過射頻(RF)功率產(chǎn)生等離子體并且執(zhí)行薄膜形成時，硅基底通過電荷而被充電，使得基座(susceptor)和硅基底彼此靜電地吸引并且彼此粘住。

當(dāng)基座銷與基底的后表面接觸以在基底粘住基座的狀態(tài)下提起基底時，基底被從基座強(qiáng)迫地剝離，使得很大的力作用在基底上。作用在基底上的很大的力由于基底的位移而引起基底的轉(zhuǎn)移錯誤，或者損壞基座銷或者基底。

為了抑制基底粘住基座，需要根據(jù)基底的電荷量來執(zhí)行適當(dāng)?shù)牡入x子體后加工，以減小基底的電荷量。即，需要根據(jù)基底的電荷量來執(zhí)行靜電的去除。基底的電荷量依據(jù)等離子體加工的內(nèi)容而變化。例如，基底的電荷量依據(jù)等離子體輻照時間或者薄膜形成下的功率而變化。

發(fā)明內(nèi)容

本文描述的一些示例可以解決上述問題。本文描述的一些示例可以提供一種基底加工方法，其能夠通過減小基底的電荷量來抑制基底粘住基座。

在一些示例中，基底加工方法包括：使放置在基座上的基底經(jīng)受等離子體加工；向面對基座的射頻電極只施加預(yù)定的靜電去除時間的功率以產(chǎn)生等離子體，由此減小基底的電荷量，在使基座銷從基座的頂表面突出并且提起基底的同時測量射頻電極的自偏壓；以及通過控制器，當(dāng)自偏壓具有正值時縮短靜電去除時間，并且當(dāng)自偏壓具有負(fù)值時延長靜電去除時間。

附圖說明

圖1為示出了基底加工設(shè)備的示例性構(gòu)造的簡圖；

圖2為示出了基座向下移動的簡圖；

圖3為示出了基座進(jìn)一步向下移動的簡圖；

圖4為示出了基底加工方法的示例的流程圖；

圖5為示出了射頻功率的應(yīng)用的示例的簡圖；

圖6為示出了自偏壓的示例的簡圖；

圖7為示出了基底的粘住存在與否與Vdc振幅之間的關(guān)系的簡圖；

圖8為圖示出第二時間的長度與Vdc振幅之間的關(guān)系的簡圖；以及

圖9為示出了基底加工方法的流程圖。

具體實(shí)施方式

將參照附圖描述根據(jù)一些示例的基底加工方法。相同或?qū)?yīng)的組成元件由相同的附圖標(biāo)記表示，并且可以省略其重復(fù)的描述。

圖1為示出了基底加工設(shè)備的示例性構(gòu)造的簡圖。基座12設(shè)置在腔室10中。作為加工目標(biāo)的基底13可以放置在基座12上。基底13例如為硅晶圓。基座12可以通過驅(qū)動單元14豎直地移動。驅(qū)動單元14經(jīng)由TMC(Transfer ModuleController，轉(zhuǎn)移模塊控制器)16接收來自UPC(Unique Platform Controller，獨(dú)有平臺控制器)18的指令，并且根據(jù)所述指令使基座12豎直地移動。用于檢測基座12的振動的振動傳感器20固定至基座12。

基座銷21例如固定至腔室10，并且當(dāng)基底13轉(zhuǎn)移時支撐基底13。當(dāng)基座12位于高位置時，基座銷21位于基座12的頂表面下方。當(dāng)基座12位于低位置時，基座銷21突出到基座12的頂表面的上側(cè)。