[發明專利]半導體裝置封裝及其制造方法

有效

• 申請號: 201910514624.8
• 申請日: 2019-06-14
• 公開（公告）號: CN111968963B
• 公開（公告）日: 2022-12-06
• 發明（設計）人: 楊朋;涂順財;黃敏龍
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L25/07
• 分類號: H01L25/07;H01L23/498;H01L21/56
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

本發明之至少一些實施例系關于一種半導體裝置封裝。該半導體裝置封裝包括一基板、一第一半導體裝置、設置于該第一半導體裝置上之一第一中介層、一第二半導體裝置及一金屬導線。該第一半導體裝置安置于該基板上并電連接至該基板。第二半導體裝置設置于該第一中介層上且電連接至該第一中介層。該金屬導線電連接該第一半導體裝置及該第二半導體裝置。

技術領域

本發明系關于一種半導體裝置封裝。

背景技術

目前NAND快閃堆棧技術包括3D堆棧及2.5D堆棧。關于3D堆棧，一內存晶粒系設置于基板上。關于2.5D堆棧，復數個內存晶粒系分散地設置于基板上。然而，制造3D堆棧的成本是過高的。2.5D堆棧的內存則占據較大的基板面積，且2.5D 堆棧的制造良率是相對低的。

發明內容

在一些實施例中，根據一個態樣，一半導體裝置封裝包括一基板、一第一半導體裝置、設置于該第一半導體裝置上之一第一中介層、一第二半導體裝置及一金屬導線。該第一半導體裝置安置于該基板上并電連接至該基板。第二半導體裝置設置于該第一中介層上且電連接至該第一中介層。該金屬導線電連接該第一半導體裝置及該第二半導體裝置。

在一些實施例中，根據另一態樣，揭示一種用于制造一半導體裝置封裝的方法。該方法包括：提供一基板及一第一半導體裝置；提供一第一中介層及一第二半導體裝置，該第二半導體裝置系設置于該第一中介層上；將該第一中介層安置于該第一半導體裝置上；及提供一金屬導線以電連接該第一半導體裝置及該第二半導體裝置。

附圖說明

圖1A說明根據本發明之一些實施例之半導體裝置封裝的截面圖。

圖1B說明根據本發明之一些實施例之半導體裝置封裝的截面圖。

圖1C說明根據本發明之一些實施例之半導體裝置封裝的截面圖。

圖1D說明根據本發明之一些實施例之半導體裝置封裝的截面圖。

圖2說明根據本發明之一些實施例之半導體裝置封裝的截面圖。

圖3A說明根據本發明之一些實施例之半導體裝置封裝的截面圖。

圖3B說明根據本發明之一些實施例之半導體裝置封裝的截面圖。

圖4說明根據本發明之一些實施例之半導體裝置封裝的截面圖。

圖5A說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖5B說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖5C說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖5D說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖5E說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖5F說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖5G說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖6A說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖6B說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖6C說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖6D說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖6E說明根據本發明之一些實施例的制造半導體裝置封裝之方法。

圖6F說明根據本發明之一些實施例的制造半導體裝置封裝之方法。