[發明專利]半導體結構及制備方法

在審

• 申請號: 201910511416.2
• 申請日: 2019-06-13
• 公開（公告）號: CN112086399A
• 公開（公告）日: 2020-12-15
• 發明（設計）人: 王通;劉瑋
• 申請（專利權）人: 芯恩（青島）集成電路有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本發明提供了一種半導體結構及制備方法，所述半導體結構的制備方法，包括如下步驟：提供一襯底；在所述襯底中形成開口于所述襯底表面的通孔；所述通孔中形成第一金屬層，所述第一金屬填滿所述通孔；在所述襯底及所述第一金屬層上形成保護層，所述保護層覆蓋位于所述通孔頂部的所述第一金屬層與所述襯底的接觸區域；在所述襯底、所述保護層及所述第一金屬層上形成第二金屬層。本發明通過在所述通孔的頂部區域覆蓋保護層，進一步隔離所述第一金屬層與所述第二金屬層，防止所述第二金屬層在所述第一金屬層內的侵入擴散，從而提高了器件的可靠性及產品良率。

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種半導體結構及制備方法。

背景技術

隨著集成電路工藝的不斷發展，銅互連工藝由于相對于鋁互連工藝具有低電阻率、低信號延遲及填孔能力強的優勢，正成為先進集成電路制程的首選互連方案。

目前，在現有的銅互連工藝中，為了防止銅金屬層中的銅在其他結構層中出現擴散，進而影響器件性能，銅金屬層與其他結構層之間往往需要引入一層擴散阻擋層以抑制銅擴散。例如，在硅通孔(TSV,Through Silicon Via)工藝中，在采用銅材料填充TSV孔時，需要在其與相鄰的鋁金屬布線層之間設置阻擋層，以防止在鋁金屬層中出現銅擴散。然而，在實際制程中，在經過高溫退火等工藝后，通孔頂部邊界處的銅往往會在宏觀結構上破壞并穿透阻擋層，并侵入鋁金屬層中，這將嚴重影響器件可靠性及產品良率。

因此，有必要提出一種新的半導體結構及制備方法，解決上述問題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種半導體結構及制備方法，用于解決現有技術的通孔結構頂部不同金屬層間出現侵入擴散的問題。

為實現上述目的及其它相關目的，本發明提供了一種半導體結構的制備方法，包括如下步驟：

提供一襯底；

在所述襯底中形成開口于所述襯底表面的通孔；

所述通孔中形成第一金屬層，所述第一金屬填滿所述通孔；

在所述襯底及所述第一金屬層上形成保護層，所述保護層覆蓋位于所述通孔頂部的所述第一金屬層與所述襯底的接觸區域；

在所述襯底、所述保護層及所述第一金屬層上形成第二金屬層。

作為本發明的一種優選方案，所述第一金屬層包括銅金屬層；所述第二金屬層包括鋁金屬層。

作為本發明的一種優選方案，所述保護層包括二氧化硅層、氮氧化硅層、氮化鉭層或鉭層中的一種或多種的組合。

作為本發明的一種優選方案，所述襯底包括已形成有半導體器件的硅襯底，所述通孔包括硅通孔。

作為本發明的一種優選方案，所述第一金屬層與所述襯底之間還形成有第一阻擋層；所述第二金屬層與所述襯底、所述保護層及所述第一金屬層之間還形成有第二阻擋層。

作為本發明的一種優選方案，形成所述保護層的過程包括以下步驟：

在所述襯底及所述第一金屬層上沉積保護材料層；

對所述保護材料層進行光刻和刻蝕工藝，形成覆蓋位于所述通孔頂部的所述第一金屬層與所述襯底的接觸區域的所述保護層。

本發明還提供了一種半導體結構，包括：

襯底；

通孔，所述通孔形成于所述襯底中且開口于所述襯底表面；

第一金屬層，位于所述通孔中并填滿所述通孔；

保護層，所述保護層位于所述襯底及所述第一金屬層上，并覆蓋位于所述通孔頂部的所述第一金屬層與所述襯底的接觸區域；