[發(fā)明專利]一種功率器件及其制備方法

在審

• 申請?zhí)枺?/td>: 201910507438.1
• 申請日: 2019-06-12
• 公開（公告）號: CN112086410A
• 公開（公告）日: 2020-12-15
• 發(fā)明（設(shè)計(jì)）人: 黃立湘;繆樺
• 申請（專利權(quán)）人: 深南電路股份有限公司
• 主分類號: H01L23/367
• 分類號: H01L23/367;H01L21/50
• 代理公司: 深圳市威世博知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 鐘子敏

本申請?zhí)峁┝艘环N功率器件，該功率器件包括第一絕緣層；框架，設(shè)置于所述第一絕緣層的一側(cè)，且設(shè)有容置空間；芯片，設(shè)置于容置空間內(nèi)，且第一絕緣層設(shè)有連通芯片的第一過孔；第二絕緣層，設(shè)置于框架遠(yuǎn)離第一絕緣層的一側(cè)并填充于容置空間以封裝芯片，且第二絕緣層設(shè)有連通芯片的第二過孔；兩個(gè)導(dǎo)電圖案層，分別設(shè)置于所述第一絕緣層遠(yuǎn)離芯片的一側(cè)及第二絕緣層遠(yuǎn)離所述第一絕緣層的一側(cè)，并分別通過第一過孔及所述第二過孔與芯片電連接。上述實(shí)施方式能夠?qū)崿F(xiàn)芯片的雙面散熱，降低芯片的溫度，提高芯片的使用壽命。

技術(shù)領(lǐng)域

本申請涉及芯片封裝技術(shù)領(lǐng)域，特別是涉及一種功率器件及其制備方法。

背景技術(shù)

隨著電子產(chǎn)品高頻高速需求的發(fā)展，傳統(tǒng)的打線封裝和倒裝封裝互聯(lián)方式難以滿足高頻高速信號傳輸?shù)男枨螅虼嗽絹碓蕉嘈酒捎没鍍?nèi)埋入或者晶圓級的扇出工藝實(shí)現(xiàn)裸芯片封裝，減小封裝互聯(lián)尺寸而實(shí)現(xiàn)芯片高頻高速傳輸對信號完整性的需求。但現(xiàn)有技術(shù)的埋入式封裝方案難以實(shí)現(xiàn)高散熱芯片的需求。

發(fā)明內(nèi)容

本申請主要是提供一種功率器件及其制備方法，能夠?qū)崿F(xiàn)芯片的雙面散熱，提高芯片的散熱效率。

為解決上述技術(shù)問題，本申請采用的一個(gè)技術(shù)方案是：提供一種功率器件，所述功率器件包括：第一絕緣層；框架，設(shè)置于所述第一絕緣層的一側(cè)，且設(shè)有容置空間；芯片，設(shè)置于所述容置空間內(nèi)，且所述第一絕緣層設(shè)有連通所述芯片的第一過孔；第二絕緣層，設(shè)置于所述框架遠(yuǎn)離所述第一絕緣層的一側(cè)并填充于所述容置空間以封裝所述芯片，且，且所述第二絕緣層設(shè)有連通所述芯片的第二過孔；兩個(gè)導(dǎo)電圖案層，分別設(shè)置于所述第一絕緣層遠(yuǎn)離所述芯片的一側(cè)及所述第二絕緣層遠(yuǎn)離所述第一絕緣層的一側(cè)，并分別通過所述第一過孔及所述第二過孔與所述芯片電連接。

為解決上述技術(shù)問題，本申請采用的另一個(gè)技術(shù)方案是：提供一種功率器件的制備方法，所述方法包括：提供一框架并將所述框架設(shè)置于第一絕緣層的一側(cè)，其中，所述框架設(shè)有容置空間，所述容置空間內(nèi)設(shè)有芯片；在所述框架遠(yuǎn)離所述第一絕緣層的一側(cè)及所述容置空間內(nèi)形成第二絕緣層以封裝所述芯片；分別形成貫穿所述第一絕緣層及所述第二絕緣層且連通所述芯片的第一過孔及第二過孔；形成分別在所述第一絕緣層遠(yuǎn)離所述芯片的一側(cè)及所述第二絕緣層遠(yuǎn)離所述第一絕緣層的一側(cè)的兩個(gè)導(dǎo)電圖案層，所述兩個(gè)導(dǎo)電圖案層分別通過所述第一過孔及所述第二過孔與所述芯片電連接。

本申請的有益效果是：區(qū)別于現(xiàn)有技術(shù)的情況，本申請?zhí)峁┑墓β势骷ǖ谝唤^緣層、框架、芯片、第二絕緣層、兩個(gè)導(dǎo)電圖案層，框架設(shè)置于第一絕緣層的一側(cè)且設(shè)有容置空間；芯片設(shè)置于容置空間內(nèi)，且第一絕緣層設(shè)有連通芯片的第一過孔；第二絕緣層設(shè)置于框架遠(yuǎn)離第一絕緣層的一側(cè)并填充于容置空間內(nèi)以封裝芯片，第二絕緣層設(shè)有連通芯片的第二過孔；兩個(gè)導(dǎo)電圖案層分別設(shè)置于第一絕緣層遠(yuǎn)離芯片的一側(cè)及第二絕緣層遠(yuǎn)離第一絕緣層的一側(cè)，并分別通過第一過孔及第二過孔與芯片電連接，從而可以實(shí)現(xiàn)芯片的雙面散熱，降低芯片的溫度，提高芯片的使用壽命。

附圖說明

為了更清楚地說明本申請實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖，其中：

圖1是本申請?zhí)峁┑墓β势骷?shí)施例的截面示意圖；

圖2是圖1中第一絕緣層11、框架12及芯片13的截面示意圖；

圖3是圖1中第二絕緣層與圖2中各結(jié)構(gòu)的截面示意圖；

圖4是圖1中兩個(gè)導(dǎo)電圖案層14與多個(gè)芯片13電連接的截面示意圖；

圖5是圖1中絕緣導(dǎo)熱層16的另一截面示意圖；

圖6是本申請?zhí)峁┑墓β势骷闹苽浞椒▽?shí)施例的流程示意圖。

具體實(shí)施方式