[發(fā)明專利]半導(dǎo)體器件及其形成方法有效
| 申請(qǐng)?zhí)枺?/td> | 201910507430.5 | 申請(qǐng)日: | 2019-06-12 |
| 公開(公告)號(hào): | CN112086355B | 公開(公告)日: | 2023-08-18 |
| 發(fā)明(設(shè)計(jì))人: | 周飛 | 申請(qǐng)(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336;H01L29/78 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 吳敏 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體器件 及其 形成 方法 | ||
本發(fā)明提供半導(dǎo)體器件及其形成方法,包括:提供襯底,在所述襯底上依次交替形成至少一層犧牲層和至少一層襯層;刻蝕所述襯層、所述犧牲層以及部分厚度的所述襯底,在所述襯底上形成有若干鰭部;在所述襯底上形成橫跨所述鰭部的偽柵結(jié)構(gòu);去除所述偽柵結(jié)構(gòu)下的部分所述鰭部上的所述犧牲層,形成通道;利用本發(fā)明的形成方法能夠消除半導(dǎo)體器件在使用的過程中出現(xiàn)的自熱效應(yīng),提高半導(dǎo)體器件的使用性能和穩(wěn)定性。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域,尤其涉及一種半導(dǎo)體器件及其形成方法。
背景技術(shù)
隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展,半導(dǎo)體器件朝著更高的元件密度,以及更高的集成度的方向發(fā)展。器件作為最基本的半導(dǎo)體器件,目前正被廣泛應(yīng)用,傳統(tǒng)的平面器件對(duì)溝道電流的控制能力變?nèi)酰a(chǎn)生短溝道效應(yīng)而導(dǎo)致漏電流,最終影響半導(dǎo)體器件的電學(xué)性能。
為了克服器件的短溝道效應(yīng),抑制漏電流,現(xiàn)有技術(shù)提出了鰭式場效應(yīng)晶體管(Fin?FET),鰭式場效應(yīng)晶體管是一種常見的多柵器件,鰭式場效應(yīng)晶體管的結(jié)構(gòu)包括:位于半導(dǎo)體襯底表面的鰭部和隔離結(jié)構(gòu),所述隔離結(jié)構(gòu)覆蓋部分所述鰭部的側(cè)壁,位于襯底上且橫跨鰭部的柵極結(jié)構(gòu);位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部內(nèi)的源區(qū)和漏區(qū)。
隨著對(duì)器件性能不斷提出的更高要求,催生了四面控制的全包圍柵結(jié)構(gòu)(Gate-all-around)。具有全包圍柵極(Gate-all-around)結(jié)構(gòu)的半導(dǎo)體器件擁有有效地限制短溝道效應(yīng)(Short?channel?effect)的特殊性能,正是業(yè)界在遵循摩爾定律不斷縮小器件尺寸的革新中所極其渴望的。全包圍柵極結(jié)構(gòu)中的薄硅膜構(gòu)成的器件溝道被器件的柵極包圍環(huán)繞,而且僅被柵極控制。
其中,自熱效應(yīng)是指因?yàn)槠骷ぷ鲿r(shí)因?yàn)閮?nèi)部溫度升高,使其載流子遷移率降低,造成器件電流降低的現(xiàn)象;對(duì)鰭式場效應(yīng)晶體管器件而言,其特殊的三維結(jié)構(gòu)同樣使其工作時(shí)產(chǎn)生的熱量很難散消散。
因此,導(dǎo)致現(xiàn)有形成的全包圍柵極結(jié)構(gòu)半導(dǎo)體器件的性能較差。
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種半導(dǎo)體器件及其形成方法,從而提高半導(dǎo)體器件的使用性能。
為解決上述問題,本發(fā)明提供半導(dǎo)體器件的形成方法,包括步驟:提供襯底,在所述襯底上依次交替形成至少一層犧牲層和至少一層襯層;刻蝕所述襯層、所述犧牲層以及部分厚度的所述襯底,在所述襯底上形成有若干鰭部;在所述襯底上形成橫跨所述鰭部的偽柵結(jié)構(gòu);去除所述偽柵結(jié)構(gòu)下的部分所述鰭部上的所述犧牲層,形成通道。
可選的,若干所述鰭部至少包括第一鰭部和第二鰭部。
可選的,所述第一鰭部的寬度是所述第二鰭部的寬度的2~3倍,且去除所述偽柵結(jié)構(gòu)下的所述第一鰭部上的所述犧牲層,形成通道。
可選的,去除所述犧牲層之后,還包括,將所述偽柵結(jié)構(gòu)替換成金屬柵極結(jié)構(gòu),所述金屬柵極結(jié)構(gòu)填充滿所述通道。
可選的,在所述襯底上形成橫跨所述鰭部的偽柵結(jié)構(gòu)之后,去除所述偽柵結(jié)構(gòu)下的部分所述鰭部上的所述犧牲層,形成通道之前,還包括,在所述偽柵結(jié)構(gòu)的側(cè)壁上形成側(cè)墻,以所述側(cè)墻和所述偽柵結(jié)構(gòu)為掩膜,依次刻蝕部分所述鰭部上的所述襯層和所述犧牲層,直至暴露出所述襯底。
可選的,直至暴露出所述襯底之后,去除所述偽柵結(jié)構(gòu)下的部分所述鰭部上的所述犧牲層,形成通道之前,還包括,去除所述側(cè)墻下的所述鰭部上的所述犧牲層,在所述犧牲層的側(cè)壁上形成內(nèi)側(cè)墻。
可選的,將所述偽柵結(jié)構(gòu)替換成金屬柵極結(jié)構(gòu)之后,還包括,形成外延層,所述外延層包括刻蝕后的所述鰭部上的所述襯層的兩端。
可選的,所述犧牲層的材料包括硅、鍺、硅鍺、砷化鎵中的一種或者多種。
可選的,所述襯層的材料包括硅、鍺、硅鍺、砷化鎵中的一種或者多種。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910507430.5/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測試終端的測試方法
- 一種服裝用人體測量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





