[發明專利]半導體測試結構的形成方法

有效

• 申請號: 201910498266.6
• 申請日: 2019-06-10
• 公開（公告）號: CN110211947B
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 張超然;周俊;李赟
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

本發明提供了一種半導體測試結構的形成方法，所述方法包括：提供一半導體基底，半導體基底定義有存儲區和測試區，半導體基底上依次形成有隧穿氧化層、浮柵層、隔離層以及控制柵層，在存儲區形成第一凹槽的同時，在測試區形成第二凹槽，第一凹槽和第二凹槽均貫穿控制柵層以及隔離層；在測試區形成至少一個第三凹槽，第三凹槽延伸至控制柵層中；分別在第二凹槽和第三凹槽中形成導電插塞，將控制柵層和浮柵層引出，以形成測試結構。本發明提供的方法可以簡化工藝過程，降低成本。

技術領域

本發明涉及半導體制造技術領域，特別涉及一種半導體測試結構的形成方法。

背景技術

半導體器件中通常會形成測試結構，所述測試結構會將半導體器件中的浮柵和控制柵引出，以測試半導體器件的參數(例如半導體器件中控制柵和浮柵之間的電容)，從而確保半導體器件的出廠質量。

相關技術中，測試結構的形成方法為：提供一半導體基底，該半導體基底上形成有浮柵層和位于浮柵層上方的控制柵層。利用光刻工藝在所述半導體基底上分別形成兩個凹槽，該兩個凹槽均暴露出控制柵層，以及，利用光刻工藝繼續刻蝕該兩個凹槽中的其中一個凹槽，以使該其中一個凹槽暴露出浮柵層。之后，利用光刻工藝在該兩個凹槽中分別形成接觸孔，以形成導電插塞，用于將浮柵層和控制柵層引出，形成測試結構。以及，通過導電插塞傳遞可以分別向所述控制柵層和浮柵層施加電壓，即可測試出浮柵和控制柵之間的電容，以對最終形成的半導體器件進行測試。

但是，相關技術中測試結構的形成需要經過多道掩膜遮擋的光刻工藝，從而導致半導體器件形成過程的工藝復雜，成本較高。

發明內容

本發明的目的在于提供一種半導體測試結構的形成方法，以解決現有的工藝較為復雜，成本較高的技術問題。

為解決上述技術問題，本發明提供一種半導體測試結構的形成方法，所述方法包括：

提供一半導體基底，所述半導體基底定義有存儲區和測試區，所述半導體基底上依次形成有隧穿氧化層、浮柵層、隔離層以及控制柵層；

在所述存儲區形成第一凹槽的同時，在所述測試區形成第二凹槽，所述第一凹槽和所述第二凹槽均貫穿所述控制柵層以及隔離層；

在所述測試區形成至少一個第三凹槽，所述第三凹槽延伸至所述控制柵層中；

分別在所述第二凹槽和所述第三凹槽中形成導電插塞，用于分別將所述浮柵層和控制柵層引出，以形成測試結構。

可選的，在所述存儲區形成第一凹槽的同時，在所述測試區形成第二凹槽的步驟包括：

形成光阻層，所述光阻層覆蓋所述控制柵層；

利用一光罩在所述光阻層中形成第一開口和第二開口，所述第一開口位于所述存儲區，所述第二開口位于所述測試區；

刻蝕所述第一開口和所述第二開口對應的所述控制柵層以及所述隔離層，以形成所述第一凹槽和所述第二凹槽。

可選的，所述第一凹槽用于形成存儲結構或源極線。

可選的，所述第二凹槽的寬度尺寸小于所述第一凹槽的寬度尺寸；

以及，在形成所述第一凹槽和所述第二凹槽之后，形成所述第三凹槽之前，所述半導體測試結構的形成方法還包括：

形成第一介質層，所述第一介質層覆蓋所述控制柵層，以及所述第一凹槽的側壁和底部，同時，所述第一介質層填滿所述第二凹槽；

刻蝕覆蓋所述第一凹槽底部的部分第一介質層，以使所述第一凹槽暴露出所述浮柵層，并且使得所述第一凹槽中剩余的第一介質層在所述第一凹槽側壁上形成側墻結構，同時，刻蝕所述第二凹槽中的部分第一介質層，以使所述第二凹槽內第一介質層頂部位置低于第二凹槽的頂部位置；