[發(fā)明專利]半導(dǎo)體測試結(jié)構(gòu)的形成方法

有效

• 申請?zhí)枺?/td>: 201910498266.6
• 申請日: 2019-06-10
• 公開（公告）號: CN110211947B
• 公開（公告）日: 2020-12-18
• 發(fā)明（設(shè)計(jì)）人: 張超然;周俊;李赟
• 申請（專利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅

1.一種半導(dǎo)體測試結(jié)構(gòu)的形成方法，其特征在于，所述方法包括：

提供一半導(dǎo)體基底，所述半導(dǎo)體基底定義有存儲區(qū)和測試區(qū)，所述半導(dǎo)體基底上依次形成有隧穿氧化層、浮柵層、隔離層以及控制柵層；

在所述存儲區(qū)形成第一凹槽的同時(shí)，在所述測試區(qū)形成第二凹槽，所述第一凹槽和所述第二凹槽均貫穿所述控制柵層以及隔離層；

在所述測試區(qū)形成至少一個(gè)第三凹槽，所述第三凹槽延伸至所述控制柵層中；

分別在所述第二凹槽和所述第三凹槽中形成導(dǎo)電插塞，用于分別將所述浮柵層和控制柵層引出，以形成測試結(jié)構(gòu)；

其中，在形成所述第一凹槽和所述第二凹槽之后，以及在形成所述第三凹槽之前，所述方法還包括：在所述半導(dǎo)體基底上形成第一介質(zhì)層，所述第一介質(zhì)層填滿所述第二凹槽，且不填滿所述第一凹槽；刻蝕所述第一介質(zhì)層以暴露出所述第一凹槽的底部，并以刻蝕后的第一介質(zhì)層為掩膜刻蝕所述第一凹槽底部對應(yīng)的浮柵層以暴露出所述隧穿氧化層。

2.如權(quán)利要求1所述的半導(dǎo)體測試結(jié)構(gòu)的形成方法，其特征在于，在所述存儲區(qū)形成第一凹槽的同時(shí)，在所述測試區(qū)形成第二凹槽的步驟包括：

形成光阻層，所述光阻層覆蓋所述控制柵層；

利用一光罩在所述光阻層中形成第一開口和第二開口，所述第一開口位于所述存儲區(qū)，所述第二開口位于所述測試區(qū)；

刻蝕所述第一開口和所述第二開口對應(yīng)的所述控制柵層以及所述隔離層，以形成所述第一凹槽和所述第二凹槽。

3.如權(quán)利要求1所述的半導(dǎo)體測試結(jié)構(gòu)的形成方法，其特征在于，所述第一凹槽用于形成存儲結(jié)構(gòu)或源極線。

4.如權(quán)利要求1所述的半導(dǎo)體測試結(jié)構(gòu)的形成方法，其特征在于，所述第二凹槽的寬度尺寸小于所述第一凹槽的寬度尺寸；

以及，在所述半導(dǎo)體基底上形成第一介質(zhì)層；刻蝕所述第一介質(zhì)層以暴露出所述第一凹槽的底部，并以刻蝕后的第一介質(zhì)層為掩膜刻蝕所述第一凹槽底部對應(yīng)的浮柵層以暴露出所述隧穿氧化層的方法包括：

形成第一介質(zhì)層，所述第一介質(zhì)層覆蓋所述控制柵層，以及所述第一凹槽的側(cè)壁和底部；

刻蝕覆蓋所述第一凹槽底部的部分第一介質(zhì)層，以使所述第一凹槽暴露出所述浮柵層，并且使得所述第一凹槽中剩余的第一介質(zhì)層在所述第一凹槽側(cè)壁上形成側(cè)墻結(jié)構(gòu)，同時(shí)，刻蝕所述第二凹槽中的部分第一介質(zhì)層，以使所述第二凹槽內(nèi)第一介質(zhì)層頂部位置低于第二凹槽的頂部位置；

在所述第一凹槽內(nèi)部以所述側(cè)墻結(jié)構(gòu)為掩膜刻蝕所述浮柵層，以暴露出所述隧穿氧化層，同時(shí)，部分消耗所述第二凹槽中剩余的第一介質(zhì)層；

去除所述半導(dǎo)體基底上剩余的第一介質(zhì)層，暴露出所述第二凹槽。

5.如權(quán)利要求4所述的半導(dǎo)體測試結(jié)構(gòu)的形成方法，其特征在于，所述第一介質(zhì)層材質(zhì)包括氧化硅；

以及，去除所述半導(dǎo)體基底上剩余的第一介質(zhì)層的方法包括：利用稀釋后的氫氟酸濕法刻蝕第一介質(zhì)層，以去除剩余的第一介質(zhì)層。

6.如權(quán)利要求4所述的半導(dǎo)體測試結(jié)構(gòu)的形成方法，其特征在于，所述第一介質(zhì)層的厚度尺寸大于等于所述第二凹槽寬度尺寸的二分之一。

7.如權(quán)利要求1所述的半導(dǎo)體測試結(jié)構(gòu)的形成方法，其特征在于，分別在所述第二凹槽和所述第三凹槽中形成導(dǎo)電插塞的方法包括：

形成第二介質(zhì)層，所述第二介質(zhì)層填滿所述第二凹槽和所述第三凹槽；

分別在所述第二凹槽內(nèi)的第二介質(zhì)層和每個(gè)所述第三凹槽內(nèi)的第二介質(zhì)層中形成接觸孔；

在每個(gè)所述接觸孔中填充導(dǎo)電材料，以在半導(dǎo)體基底上形成至少兩個(gè)導(dǎo)電插塞。

8.如權(quán)利要求1所述的半導(dǎo)體測試結(jié)構(gòu)的形成方法，其特征在于，所述方法還包括：

在每個(gè)所述導(dǎo)電插塞上形成焊墊，所述焊墊與所述導(dǎo)電插塞電性連接；

將每個(gè)所述焊墊與一終端電性連接，所述終端用于通過所述焊墊和導(dǎo)電插塞向浮柵層或控制柵層施加電壓。

9.如權(quán)利要求7所述的半導(dǎo)體測試結(jié)構(gòu)的形成方法，其特征在于，所述第二介質(zhì)層的材質(zhì)包括氧化硅。

10.如權(quán)利要求1所述的半導(dǎo)體測試結(jié)構(gòu)的形成方法，其特征在于，所述第二凹槽的寬度尺寸大于等于所述第一凹槽寬度尺寸的三分之一，小于等于所述第一凹槽寬度尺寸的二分之一。