[發明專利]薄膜晶體管及電路

有效

• 申請號: 201910496628.8
• 申請日: 2019-06-10
• 公開（公告）號: CN110289309B
• 公開（公告）日: 2021-04-27
• 發明（設計）人: 夏慧
• 申請（專利權）人: TCL華星光電技術有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/786;H01L27/12
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

本申請提供一種薄膜晶體管及電路，該薄膜晶體管包括柵極、漏極和源極，所述漏極和所述源極相對設置；柵極包括至少一個柵極單元，所述柵極單元包括至少兩條條形柵極分支，相鄰的兩個所述條形柵極分支之間具有第一間隙，所述第一間隙將相鄰的所述條形柵極分支隔開。本申請的薄膜晶體管通過將柵極中柵極單元通過第一間隙分割為至少兩個條形柵極分支，以減小柵極的面積，進而降低靜電積累量，從而降低靜電擊傷的發生率。

技術領域

本申請涉及一種薄膜晶體管，特別涉及一種薄膜晶體管及電路。

背景技術

陣列基板行驅動(Gate Driver On Array，GOA)電路包括多個薄膜晶體管。通常為了獲得必要的溝道區的長寬比的值，薄膜晶體管的結構較龐大；組成薄膜晶體管的柵極金屬面積較大，容易積累靜電，同時為了滿足窄邊框的設計，金屬之間的間隙較窄，容易發生靜電擊傷鄰近金屬。

發明內容

本申請實施例提供一種薄膜晶體管及電路，以解決現有的薄膜晶體管在電路的應用中容易積累靜電，且容易發生靜電擊傷鄰近的金屬的技術問題。

本申請實施例提供一種薄膜晶體管，其包括柵極和源漏極層，所述柵極與所述源漏極層絕緣設置，所述柵極位于所述源漏極層的上方或下方；所述源漏極層包括漏極和源極，所述漏極和所述源極相對設置；

所述柵極包括至少一個柵極單元，所述柵極單元包括至少兩條條形柵極分支，相鄰的兩個所述條形柵極分支之間具有第一間隙，所述第一間隙將相鄰的所述條形柵極分支隔開。

在本申請的薄膜晶體管中，所述至少兩條條形柵極分支之間相互電性連接。

在本申請的薄膜晶體管中，所述柵極包括金屬線，所述金屬線位于所述柵極單元的一側；所述柵極單元靠近所述金屬線的一側電性連接于所述金屬線。

在本申請的薄膜晶體管中，每個所述柵極單元包括至少兩個連接部，每個所述連接部與所述條形柵極分支一一對應且電性連接；

在同一所述柵極單元中，所述連接部之間電性連接。

在本申請的薄膜晶體管中，相鄰的所述柵極單元之間具有第二間隙，所述第二間隙將相鄰的所述柵極單元隔開；

所述第二間隙的寬度大于所述第一間隙的寬度。

在本申請的薄膜晶體管中，所述第一間隙的寬度大于3微米。

在本申請的薄膜晶體管中，所述柵極單元沿著第一方向排列設置；所述條形柵極分支沿著所述第一方向排列設置；

所述源極包括至少一個源極單元，所述源極單元沿著所述第一方向排列設置；每個所述源極單元包括多個U形源極分支，所述U形源極分支沿第二方向排列設置；

所述漏極包括至少一個漏極單元，所述漏極單元沿著所述第一方向且與所述源極單元相對設置，所述漏極單元包括多個條形漏極分支，所述條形漏極分支沿所述第二方向間隔排列設置；

所述條形漏極分支設置在所述U形源極分支的開口內，并與所述U形源極分支間隔設置；

所述第一方向垂直于所述第二方向。

在本申請的薄膜晶體管中，所述柵極包括兩個所述柵極單元，每個所述柵極單元包括兩個所述條形柵極分支；

所述源極包括兩個所述源極單元，所述漏極包括兩個所述漏極單元，所述兩個漏極單元位于所述兩個源極單元之間；

每個所述柵極單元的上方對應設置有相鄰的所述源極單元和所述漏極單元。

在本申請的薄膜晶體管中，所述柵極包括第一柵極單元、第二柵極單元和第三柵極單元，所述第一柵極單元包括兩個所述條形柵極分支，所述第二柵極單元包括四條所述條形柵極分支，所述第三柵極單元包括兩條條形柵極分支；