[發明專利]陣列基板及制作方法

在審

• 申請號: 201910491312.X
• 申請日: 2019-06-06
• 公開（公告）號: CN110265406A
• 公開（公告）日: 2019-09-20
• 發明（設計）人: 胡小波
• 申請（專利權）人: 深圳市華星光電技術有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

1.一種陣列基板的制作方法，其特征在于，包括：

步驟S10：提供基板，在所述基板上沉積形成金屬層；

步驟S20：圖案化所述金屬層，形成金屬走線；以及

步驟S30：將所述基板放置于真空腔室，進行熱處理制程，對所屬金屬走線進行重結晶處理。

2.如權利要求1所述的制作方法，其特征在于，所述金屬層的材料包括Cu、Al或Mo或者Cu、Al和Mo中任意兩種或兩種以上金屬的合金。

3.如權利要求1所述的制作方法，其特征在于，所述金屬層包括第一金屬層和第二金屬層，所述第一金屬層設置于所述基板上，所述第二金屬層設置于所述第一金屬層遠離所述基板的一側上。

4.如權利要求3所述的制作方法，其特征在于，所述第一金屬層的材料為Mo，所述第一金屬層的厚度范圍為100A～1000A，所述第二金屬層的材料為Cu，所述第二金屬層的厚度范圍為1000A～10000A。

5.如權利要求4所述的制作方法，其特征在于，所述步驟S30中，熱處理所述基板的溫度范圍為200℃～450℃。

6.如權利要求5所述的制作方法，其特征在于，所述步驟S30中，熱處理所述基板的時間范圍為5分鐘～300分鐘。

7.如權利要求6所述的制作方法，其特征在于，所述制作方法還包括：

步驟S40：在所述金屬層上依次沉積形成柵極絕緣層和半導體層；

步驟S50：在所述半導體層上沉積形成源漏電極層，并圖案化所述源漏電極層以形成源電極和漏電極；

步驟S60：將所述基板放置于真空腔室，進行熱處理制程，對所述源電極和所述漏電極進行重結晶處理；以及

步驟S70：在所述源電極、所述漏電極以及所述半導體層上沉積形成保護層以及像素電極層。

8.如權利要求1所述的制作方法，其特征在于，所述步驟S10中，沉積所述金屬層的方法為物理氣相沉積。

9.一種陣列基板，其特征在于，包括：

基板；

柵極線層，所述柵極線層設置于所述基板上；

柵極絕緣層，所述柵極絕緣層設置于所述基板上并覆蓋所述柵極線層；

半導體層，所述半導體層設置于所述柵極絕緣層遠離所述基板的一側上；以及

源漏電極層，所述源漏電極層設置于所述半導體層遠離所述基板的一側上；

其中，所述柵極線層和所述源漏電極層的材料均為導電金屬材料，所述柵極線層為重結晶處理柵極線層，且所述源漏電極層為重結晶處理源漏電極層。

10.如權利要求9所述的陣列基板，其特征在于，所述柵極線層和所述源漏電極層的材料均包括Cu、Al或Mo或者Cu、Al和Mo中任意兩種或兩種以上金屬的合金。