[發明專利]半導體器件隔離側墻厚度計算方法及其計算系統

有效

• 申請號: 201910476089.1
• 申請日: 2019-06-03
• 公開（公告）號: CN110287547B
• 公開（公告）日: 2023-06-16
• 發明（設計）人: 張樂成;祁鵬
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: G06F30/20
• 分類號: G06F30/20
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦天雷

本發明公開了一種半導體器件隔離側墻厚度計算方法，包括計算量產半導體器件產品表面積；建立第一線性模型和第二線性模型；通過第一線性模型獲得位于晶舟底部的待產半導體器件產品隔離側墻厚度；通過第二線性模型獲得位于晶舟底部和頂部待產半導體器件產品隔離側墻厚度差值；建立第三線性模型；通過第三線性模型計算出晶舟剩余位置隔離側墻厚度值。本發明還公開了一種半導體器件隔離側墻厚度計算系統。本發明能準確計算待產半導體器件產品隔離側墻厚度的半導體器件隔離側墻厚度，縮短產線隔離側墻厚度調整周期，提高生產效率低，避免浪費。

技術領域

本發明涉及半導體制造領域，特別是涉及一種半導體器件隔離側墻厚度計算方法。本發明還涉及一種半導體器件隔離側墻厚度計算系統。

背景技術

55LP工藝主要用于邏輯芯片產品的制造，對于邏輯產品而言器件速度是一個關鍵參數，并且工藝窗口比較小。器件速度偏快或偏慢都會導致器件失效。而產品側墻膜厚直接決定了MOS管溝道的長度(如圖1所示)，溝道越長，器件速度越慢；溝道越短，器件速度越快。因此在其他工藝保持穩定時，產品側墻膜厚直接決定了器件速度。

對于低壓爐管成膜工藝，產品負載效應對于產品膜厚以及均一性的影響也是工藝維護中的一大難點。低壓爐管進氣口在最下方、排氣口在最上方(如圖2所示)，根據機臺工藝類型以及需求不同一次性能作業50～125片產品。出于膜厚均一性的考量，晶舟上每個槽位必須裝載硅片以保證工藝氣體擴散的均一性。當產品不能填滿整個晶舟時，必須用擋片填充剩余的槽位。由于產品片表面有高低不平的圖形，導致產品片的表面積會比控片、擋片要大(如圖3所示)。由于底壓爐管成膜工藝長膜各個方向都會生長成膜并且速度差異不大，所以產品片消耗反應氣體會比控片、擋片要多。由于下方氣體消耗過多會導致擺在上面產品的厚度偏薄。而產品表面積的大小也會整體影響到產品上的膜厚厚度。

在一種新半導體器件產品(即待產半導體器件產品)投產初期，由于產品負載效應的未知性，目前業界都無法在不作業實際產品的情況下提前計算出整爐的產品側墻膜厚。因此也無法提前調整工藝參數(沉積溫度和時間)使得每一片作業產品的側墻厚度在需要的范圍內。這會導致在新產品生產初期會出現側墻膜厚不在規格內的批次。而目前的解決方法只能通過在投產初期收集不斷收集產品側墻膜厚，根據產品上實際生長的厚度與目標厚度的差距，來調整工藝參數，一般需要通過多次調整才能使所有產品的側墻厚度都在規格內?，F有的解決方案，周期長，效率低，會造成不必要的浪費。

發明內容

本發明要解決的技術問題是提供一種能準確計算待產半導體器件產品(即未量產的新半導體器件產品)隔離側墻厚度的半導體器件隔離側墻厚度計算方法。

本發明還提供了一種能準確計算待產半導體器件產品(即未量產的新半導體器件產品)隔離側墻厚度的半導體器件隔離側墻厚度計算系統。

為解決上述技術問題，本發明提供的半導體器件隔離側墻厚度計算方法，包括以下步驟：

1)計算量產半導體器件產品表面積；

2)將量產半導體器件產品表面積與隔離側墻厚度建立第一線性模型；

3)計算控片頂部隔離側墻和其底部隔離側墻厚度的差值，將量產半導體器件產品表面積與所述差值建立第二線性模型；

4)計算待產半導體器件產品表面積；

5)將待產半導體器件產品表面積代入第一線性模型獲得位于晶舟底部的待產半導體器件產品隔離側墻厚度；

6)將待產半導體器件產品表面積代入第二線性模型獲得位于晶舟底部和頂部待產半導體器件產品隔離側墻厚度差值；

7)將晶舟底部和頂部待產半導體器件產品隔離側墻厚度差值與待產半導體器件產品在晶舟中的位置高度形成第三線性模型；

8)待產半導體前產品在晶舟中的位置高度代入第三線性模型計算出晶舟剩余位置隔離側墻厚度值。