[發明專利]一種結型勢壘肖特基二極管

在審

• 申請號: 201910458045.6
• 申請日: 2019-05-29
• 公開（公告）號: CN110098264A
• 公開（公告）日: 2019-08-06
• 發明（設計）人: 張玉明;宋慶文;湯曉燕;袁昊;張藝蒙;范鑫
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/47
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 張捷

本發明涉及一種結型勢壘肖特基二極管，包括從下至上依次設置的底層金屬層、N+襯底層和N?外延層，其中，N?外延層上設置有隔離介質層和頂層金屬層，隔離介質層環繞在N?外延層上表面的四周，頂層金屬層設置在N?外延層和隔離介質層的上表面；N?外延層的上表面設置有若干個P型離子注入區，P型離子注入區的與頂層金屬層接觸，相鄰P型離子注入區之間的間距從結型勢壘肖特基二極管的邊緣到中心呈增大趨勢。本發明的結型勢壘肖特基二極管，在保證反向漏電流和正向導通電阻沒有退化的前提下，有效抑制了局部電遷移現象的發生，從而提高器件的可靠性。

技術領域

本發明屬于微電子技術領域，具體涉及一種結型勢壘肖特基二極管。

背景技術

寬禁帶半導體材料是繼第一代硅、鍺和第二代砷化鎵、磷化銦等材料之后發展起來的第三代半導體材料。在第三代半導體材料中，碳化硅(SiC)由于具有較大的禁帶寬度、較高的臨界擊穿電場、高的熱導率和高的電子飽和漂移速度等優良的物理化學性能，被廣泛應用在高溫、高壓、大功率和抗輻照的半導體器件中。

隨著碳化硅工藝的成熟，碳化硅肖特基二極管也逐漸實現了產業化，但是肖特基二極管的過大的反向漏電流依然是制約其在高壓領域應用的主要因素，為了降低肖特基二極管過大的反向漏電流這一缺點，結型勢壘肖特基二極管(Junction Barrier SchottkyDiode，簡稱JBS)，得到了廣泛的研究。JBS二極管具有良好的正向導通特性和反向漏電流小等特點，使其在功率電子領域得到廣泛應用。

在目前的生產過程中，由于JBS器件不同位置所接觸的封裝面積不同，導致JBS器件不同位置的散熱條件不同，最終導致JBS器件的中心溫度大于邊緣溫度。這個溫度差會導致JBS器件不同位置載流子遷移率不同，溫度高的位置，載流子遷移率減小，從而導致電流分布不均勻，芯片會出現局部電遷移的現象，從而影響器件的可靠性。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種結型勢壘肖特基二極管。本發明要解決的技術問題通過以下技術方案實現：

本發明提供了一種結型勢壘肖特基二極管，包括從下至上依次設置的底層金屬層、N+襯底層和N-外延層，其中，

所述N-外延層上設置有隔離介質層和頂層金屬層，所述隔離介質層環繞在所述N-外延層上表面的四周，所述頂層金屬層設置在所述N-外延層和所述隔離介質層的上表面；

所述N-外延層的上表面設置有若干個P型離子注入區，所述P型離子注入區的與所述頂層金屬層接觸，相鄰所述P型離子注入區之間的間距從所述結型勢壘肖特基二極管的邊緣到中心呈增大趨勢。

在本發明的一個實施例中，所述N+襯底層與所述底層金屬層的接觸區為歐姆接觸區；

所述N-外延層與所述頂層金屬層的接觸區為N型肖特基接觸區；

所述P型離子注入區與所述頂層金屬層的第一接觸區為P型肖特基接觸或歐姆接觸。

在本發明的一個實施例中，相鄰所述P型離子注入區之間的間距從所述結型勢壘肖特基二極管的邊緣到中心連續增大。

在本發明的一個實施例中，相鄰所述P型離子注入區之間的間距從所述結型勢壘肖特基二極管的邊緣到中心呈階梯狀增大。

在本發明的一個實施例中，每個所述P型離子注入區的結構尺寸均相等。

在本發明的一個實施例中，所述P型離子注入區的深度≤2μm。

在本發明的一個實施例中，相鄰所述P型離子注入區之間的間距≥2μm。

在本發明的一個實施例中，所述P型離子注入區的俯視形狀為環狀或者矩形形狀。

與現有技術相比，本發明的有益效果在于：