[發(fā)明專利]具有可編程多上下文加速器電路的系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201910457411.6
• 申請日: 2019-05-29
• 公開（公告）號: CN110659245A
• 公開（公告）日: 2020-01-07
• 發(fā)明（設計）人: U.Y.卡凱亞;P.馬羅利亞;J.D.芬德;S.納達瑟;N.基特盧爾;楊郁玲;D.A.蒙代
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F15/76
• 代理公司: 72001 中國專利代理(香港)有限公司
• 代理人: 劉茜璐;申屠偉進

本發(fā)明涉及具有可編程多上下文加速器電路的系統(tǒng)。提供了一種系統(tǒng)，其包括耦合到可編程加速協(xié)處理器的主處理器。協(xié)處理器可以包括用于實現(xiàn)物理功能和多個相關聯(lián)的虛擬功能的邏輯。協(xié)處理器可以包括被配置成執(zhí)行管理功能的靜態(tài)可編程資源接口電路（PIC）和一個或多個部分重配置區(qū)域，其每個可以加載有加速器功能單元（AFU）。AFU還可以被劃分為AFU上下文（AFC），其每個可以被映射到虛擬功能之一。PIC使得能夠實現(xiàn)硬件發(fā)現(xiàn)/枚舉和設備驅動器的加載，使得維持安全隔離和接口性能。

技術領域

本發(fā)明涉及集成電路，并且更具體地涉及硬件加速平臺中的可編程集成電路。

背景技術

可編程集成電路是一種類型的集成電路，其可以由用戶編程以實現(xiàn)期望的定制邏輯功能。在典型場景中，邏輯設計者使用計算機輔助設計工具來設計定制邏輯電路。當設計過程完成時，計算機輔助設計工具生成配置數(shù)據。配置數(shù)據被加載到可編程集成電路上的存儲器元件中，以將設備配置成執(zhí)行定制邏輯電路的功能。

可編程設備可以用于大數(shù)據或快速數(shù)據應用中的協(xié)處理。例如，可編程設備可以用在數(shù)據中心中的應用加速任務中，并且可以在數(shù)據中心操作期間重新編程以執(zhí)行不同的任務。通過將計算上密集型任務從主處理器卸載到可編程設備上的高度并行加速資源（有時稱為協(xié)處理器或加速處理器），主處理器被釋放以執(zhí)行其他關鍵處理任務。因此，使用可編程設備作為硬件加速器可以幫助交付用于端到端云計算、聯(lián)網、存儲、人工智能、自動駕駛、虛擬現(xiàn)實、增強現(xiàn)實、游戲和其他數(shù)據中心應用的改進的速度、延時、功率效率和靈活性。

隨著近年來云數(shù)據中心中的單個服務器的計算能力的顯著增加，某些工作負載可能顯著地未充分利用服務器的可用的處理能力。可用處理能力的這種未充分利用造成了服務器虛擬化的采用。服務器虛擬化允許多個虛擬機（VM）和容器作為獨立的虛擬服務器運行在單個主處理器/服務器上。在硬件加速平臺中，可編程集成電路（諸如連接到主處理器的現(xiàn)場可編程門陣列（FPGA）設備）被物理地劃分為獨立的區(qū)域，其每個被分配給虛擬機或容器中的對應一個或服務于虛擬機或容器中的對應一個。以這種方式物理地劃分可編程資源或物理劃分資源的時間復用使得能夠通過有限數(shù)量的虛擬機同時使用FPGA設備。

在該上下文中，出現(xiàn)了本文描述的實施例。

附圖說明

圖1是根據實施例的可編程集成電路的圖。

圖2是根據實施例的采用硬件加速資源的說明性服務器的圖。

圖3A是示出根據實施例的用于上游存儲器請求的說明性映射方案的圖。

圖3B是示出根據實施例的用于下游存儲器請求的說明性映射方案的圖。

圖4是根據實施例的用于執(zhí)行針對特定加速器功能單元上下文（AFC）的上下文級重置的說明性步驟的流程圖。

圖5是根據實施例的從物理功能的角度的說明性設備特征列表（DFL）的圖。

圖6是根據實施例的從虛擬功能的角度的說明性設備特征列表（DFL）的圖。

圖7是根據實施例的從物理功能的角度的虛擬化設備特征列表（DFL）的圖。

圖8是根據實施例的從虛擬功能的角度的虛擬化設備特征列表（DFL）的圖。

圖9是根據實施例的用于重配置加速器功能單元（AFU）的說明性步驟的流程圖。

圖10A是根據實施例的用于將虛擬功能分配給AFC的說明性步驟的流程圖。

圖10B是根據實施例的用于從AFC移除虛擬功能的說明性步驟的流程圖。

具體實施方式