[發明專利]用于增強三維結構到襯底的粘附的方法以及相關組合件及系統

有效

• 申請號: 201910455692.1
• 申請日: 2019-05-29
• 公開（公告）號: CN110620048B
• 公開（公告）日: 2023-05-16
• 發明（設計）人: C·J·甘比;N·段;C·S·蒂瓦里;O·R·費伊;陳瑩
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L21/67
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請案涉及用于增強三維結構到襯底的粘附的方法以及相關組合件及系統。在半導體結構上形成3D結構的支撐件的方法包括通過沉積、選擇性暴露及固化從光可界定材料形成所述支撐件。還揭示包含具有相關聯支撐件的3D結構的半導體裸片及半導體裝置。

優先權主張

本申請案主張2018年6月20日申請的第16/013,237號美國專利申請案“用于增強三維結構到襯底的粘附的方法以及相關組合件及系統(Methods?for?Enhancing?Adhesionof?Three-Dimensional?Structures?to?Substrates,and?Related?Assemblies?andSystems)”的申請日權益。

技術領域

本發明的實施例涉及半導體裝置制造的方法，且更特定來說，涉及用于增強三維(3D)結構到此類半導體裝置的襯底的粘附的方法以及相關組合件及系統。

背景技術

增加電路密度是半導體裝置制造商的持續目標。一種長期受青睞的配置是垂直堆疊式半導體裸片的組合件，其中至少一些是電互連的且堆疊式裸片組合件機械連接且電連接到更高級封裝，例如承載導電跡線的插入物或其它襯底。

一種采用多個堆疊式半導體裸片的配置是微柱柵陣列封裝(“MPGA”)。此封裝包括從最高裸片垂直互連到最低裸片的多個(例如四(4)個)動態隨機存取存儲器(DRAM)半導體存儲器裸片的堆疊，以及從最低存儲器裸片的下側延伸以連接到邏輯裸片或芯片上系統(SoC)裸片的多個導電柱。

邏輯裸片或SoC裸片的供應商常規地將其裝置安裝到插入物，例如球柵陣列(BGA)襯底、邏輯或包含用于連接到MPGA下側上的導電柱的導電通孔的SoC裸片。MPGA經安裝到插入物上的邏輯裸片或SoC裸片且接著用囊封劑將組合件包覆為成品球柵陣列(BGA)封裝。

實施為所謂“寬I/O”存儲器裝置的前述配置實現快速存儲器存取且降低功率要求。

一種特別有前途的MPGA配置是裸片組合件，其在用硅通孔(TSV)互連的DRAM裸片的垂直堆疊下方并入高速邏輯裸片。DRAM裸片專門配置為僅處置數據，而邏輯裸片提供裸片組合件內的所有DRAM控制。所述設計有望減少延時，且大大改善帶寬及速度，同時顯著降低功率需求及物理空間要求且通過使用不同邏輯裸片為多個平臺及應用提供靈活性。如上文所描述的裸片組合件的一個此實施方案可表征為包括在DRAM裸片上方且與邏輯裸片接觸的導熱包覆件的存儲器立方體DRAM(MCDRAM)，其中導熱包覆件在外圍延伸超出DRAM裸片堆疊。此裸片組合件的另一實施方案可表征為混合存儲器立方體(HMC)，其中蓋子經安置在DRAM裸片堆疊上方而與邏輯裸片外圍接觸。

上述設計的最終產品將找到各種各樣的應用，尤其包含移動電子裝置，例如所謂“智能電話”、膝上型計算機及筆記本計算機、超級計算機、裝置、及裝置及裝置。

關于實施上述設計的一個重要問題是提供半導體裸片的接合墊及其它表面部分與呈間距緊密的小直徑柱形式的3D結構之間的足以承受可靠性壓力測試的良好粘附，所述3D結構用來提供到另一半導體裸片、堆疊中的所述半導體裸片上方或下方的插入物或其它襯底的可靠電連接、穩定堆疊式半導體裸片或在沒有電連接的情況下提供熱傳遞。

然而，前述專利中所揭示的方法不適用于形成在半導體裸片上的一些結構，且具體來說不適用于其中在半導體裸片的襯底上或上方形成的3D結構非冶金地接合到所述裸片的下層金屬結構(例如，接合墊)的那些結構。在其它情況下，即使冶金接合的3D結構也可能無法針對所有應用都展現出足夠的剪切強度。