[發(fā)明專利]互連結(jié)構(gòu)、半導(dǎo)體封裝及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201910449814.6
• 申請(qǐng)日: 2019-05-28
• 公開（公告）號(hào): CN111696955A
• 公開（公告）日: 2020-09-22
• 發(fā)明（設(shè)計(jì)）人: 呂文隆
• 申請(qǐng)（專利權(quán)）人: 日月光半導(dǎo)體制造股份有限公司
• 主分類號(hào): H01L23/528
• 分類號(hào): H01L23/528;H01L23/532;H01L21/768
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 蕭輔寬

本發(fā)明實(shí)施例涉及一種互連結(jié)構(gòu)、半導(dǎo)體封裝及其制造方法。一種互連結(jié)構(gòu)包含第一電介質(zhì)層和第二電介質(zhì)層。所述第二電介質(zhì)層被安置在所述第一電介質(zhì)層上。所述第二電介質(zhì)層具有第一表面和第二表面，兩者均面朝所述第一電介質(zhì)層。所述第二電介質(zhì)層的所述第一表面從所述第二電介質(zhì)層的所述第二表面凹入，且限定凹口。所述第一電介質(zhì)層的一部分安置于所述凹口內(nèi)。

技術(shù)領(lǐng)域

本公開大體上涉及一種互連結(jié)構(gòu)，且更明確地說(shuō)涉及一種包含一個(gè)以上電介質(zhì)層的 互連結(jié)構(gòu)及其制造方法。

背景技術(shù)

例如內(nèi)插件/襯底等互連結(jié)構(gòu)常常用于不同電組件之間，例如半導(dǎo)體裸片和主板之間 的電連接/布局。不同電組件可具有不同輸入/輸出(I/O)端子密度，例如半導(dǎo)體裸片可具 有比主板高的I/O端子密度。可能需要具有高密度電路(例如再分布層)的互連結(jié)構(gòu)，這 可能需要較大尺寸或厚度且可能導(dǎo)致例如焊料短路、翹曲/變形和開裂/分層等缺陷。

發(fā)明內(nèi)容

在一個(gè)方面中，根據(jù)一些實(shí)施例，一種互連結(jié)構(gòu)包含第一電介質(zhì)層和第二電介質(zhì)層。 第二電介質(zhì)層安置在第一電介質(zhì)層上。第二電介質(zhì)層具有第一表面和第二表面，兩者均 面朝第一電介質(zhì)層。第二電介質(zhì)層的第一表面從第二電介質(zhì)層的第二表面凹入且限定凹 口。第一電介質(zhì)層的一部分安置于凹口內(nèi)。

在另一方面中，根據(jù)一些實(shí)施例，一種半導(dǎo)體封裝包含第一互連層和第二互連層。第一互連層具有第一導(dǎo)電層和至少部分覆蓋第一導(dǎo)電層的第一電介質(zhì)層。第二互連層具有第二導(dǎo)電層和至少部分覆蓋第二導(dǎo)電層的第二電介質(zhì)層。第一互連層至少部分由第二互連層包圍。第一電介質(zhì)層的材料不同于第二電介質(zhì)層的材料。

在又一方面中，根據(jù)一些實(shí)施例，一種制造互連結(jié)構(gòu)的方法包含：提供載體；在所述載體上形成圖案化晶種層；在圖案化晶種層上形成圖案化金屬層；在所述載體上形成 第一電介質(zhì)層以環(huán)繞圖案化晶種層和圖案化金屬層；移除所述載體；移除晶種層以形成 由圖案化金屬層的表面和第一電介質(zhì)層的表面限定的凹口；以及在凹口中以及在第一電 介質(zhì)層的表面上形成第二電介質(zhì)層。

附圖說(shuō)明

當(dāng)結(jié)合附圖閱讀時(shí)，從以下詳細(xì)描述最好地理解本公開的各方面。應(yīng)注意，各種特征可能未按比例繪制，且圖式中，所描繪特征的尺寸可能出于論述的清楚起見而任意增 大或減小。

圖1A示出根據(jù)本公開的一些實(shí)施例的半導(dǎo)體封裝的橫截面圖。

圖1B示出根據(jù)本公開的一些實(shí)施例的半導(dǎo)體封裝的一部分的放大視圖。

圖2示出根據(jù)本公開的一些實(shí)施例的半導(dǎo)體封裝的一部分的橫截面圖。

圖3示出根據(jù)本公開的一些實(shí)施例的半導(dǎo)體封裝的一部分的橫截面圖。

圖4示出根據(jù)本公開的一些實(shí)施例的半導(dǎo)體封裝的橫截面圖。

圖5示出根據(jù)本公開的一些實(shí)施例的半導(dǎo)體封裝的橫截面圖。

圖6示出根據(jù)本公開的一些實(shí)施例的半導(dǎo)體封裝的橫截面圖。

圖7示出根據(jù)本公開的一些實(shí)施例的半導(dǎo)體裝置封裝的橫截面圖。

圖8A和8B示出根據(jù)本申請(qǐng)的一些實(shí)施例的不同類型的半導(dǎo)體裝置封裝。

圖9A、圖9B、圖9C、圖9D、圖9E和圖9F是根據(jù)本公開的一些實(shí)施例的各個(gè)階 段處制造的半導(dǎo)體封裝的一部分的橫截面圖。

圖10A、圖10B、圖10C、圖10D、圖10E、圖10F、圖10G、圖10H、圖10I、圖 10J、圖10K、圖10L、圖10M和圖10N是根據(jù)本公開的一些實(shí)施例的各個(gè)階段處制造 的互連層的橫截面圖。