[發明專利]半導體器件制備方法及半導體器件

在審

• 申請號: 201910431035.3
• 申請日: 2019-05-22
• 公開（公告）號: CN111987040A
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 周耀輝;秦仁剛;孫曉峰;文浩宇
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 吳平;鄧云鵬

本申請涉及一種半導體器件制備方法及一種半導體器件，該制備方法包括：提供襯底，在襯底上形成緩沖氧化層和氮化硅掩膜；開設刻蝕窗口并刻蝕襯底，形成溝槽；在溝槽的內壁依次形成隔離氧化層和隔離氮化硅層；向溝槽內填滿犧牲層；對犧牲層進行回刻，去除部分犧牲層，使犧牲層的高度低于襯底的上表面以暴露部分隔離氮化硅層，并對隔離氮化硅層進行刻蝕；去除剩余的犧牲層，并形成覆蓋氮化硅掩膜和填滿溝槽的介質氧化層；對介質氧化層進行研磨；去除氮化硅掩膜和緩沖氧化層，且不暴露隔離氮化硅層；在襯底表面形成柵氧層，并在柵氧層上形成多晶硅層。在上述過程中，隔離氮化硅層不會形成尖角，因此不會影響柵氧層的TDDB測試。

技術領域

本發明涉及半導體領域，尤其涉及一種半導體器件制備方法及半導體器件。

背景技術

為了提高半導體器件的集成度，在制造工藝上通常會縮小線寬尺寸，以使晶片面積利用率最大化，同時，為了解決因縮小線寬所造成的漏電問題，可設置淺槽隔離結構。淺槽隔離結構包括形成于溝槽內壁上的隔離氧化層和形成于隔離氧化層上的隔離氮化硅層以及填充于溝槽內的介質層，其中，設置隔離氮化硅層可以進一步改善漏電。然而，實驗表明，設置隔離氮化硅層后，會導致柵氧層的經時擊穿(time dependent dielectricbreakdown，TDDB)測試失效。經過分析得知，隔離氧化層覆蓋溝槽內壁，隔離氮化硅層覆蓋隔離氧化層后，在溝槽外的半導體襯底表面形成柵氧層并在柵氧層上形成多晶硅時，多晶硅會與隔離氮化硅層接觸，這種接觸會產生應力使得接觸部位的多晶硅產生缺陷，同時，在經過一系列工序后，容易在隔離氮化硅層頂端轉角位置形成尖角，隔離氮化硅層與多晶硅接觸，以及尖角的存在，都會導致TDDB失效。

發明內容

基于此，有必要針對上述在溝槽內覆蓋氮化硅層時，氮化硅層會與多晶硅接觸以及氮化硅層在拐角處容易形成尖角而導致柵氧層的TDDB測試失效的技術問題，提出一種新的半導體器件制備方法和半導體器件。

一種半導體器件制備方法，包括：

提供襯底，并在所述襯底上依次形成緩沖氧化層和氮化硅掩膜；

圖形化所述氮化硅掩膜和所述緩沖氧化層，形成刻蝕窗口，通過所述刻蝕窗口刻蝕所述襯底，形成溝槽；

在所述溝槽的內壁形成隔離氧化層并在所述隔離氧化層上形成隔離氮化硅層，所述隔離氮化硅層未填滿所述溝槽；

向所述溝槽內填入犧牲層，所述犧牲層填滿所述溝槽；

對所述犧牲層進行回刻，刻蝕掉部分所述犧牲層，使所述犧牲層的高度低于所述襯底的上表面以暴露部分所述隔離氮化硅層，并對所述隔離氮化硅層進行刻蝕；

去除剩余的所述犧牲層，并形成覆蓋所述氮化硅掩膜和填滿所述溝槽的介質氧化層；

對所述介質氧化層進行研磨并停止于所述氮化硅掩膜；

去除所述氮化硅掩膜和所述緩沖氧化層，且不暴露所述隔離氮化硅層；

在所述襯底表面形成柵氧層，并在所述柵氧層上形成多晶硅層。