[發明專利]基于FLASH工藝的FPGA芯片參數測試方法及設備

有效

• 申請號: 201910414363.2
• 申請日: 2019-05-17
• 公開（公告）號: CN110231559B
• 公開（公告）日: 2023-01-17
• 發明（設計）人: 張曉羽
• 申請（專利權）人: 航天科工防御技術研究試驗中心
• 主分類號: G01R31/3185
• 分類號: G01R31/3185;G01R31/317
• 代理公司: 北京風雅頌專利代理有限公司 11403
• 代理人: 李弘

本發明公開了基于FLASH工藝的FPGA芯片參數測試方法及設備，通過獲取源文件；對所述源文件進行轉換生成標準文件報文；建立所述標準文件報文與芯片的可操作單元的對應關系；獲取測試報文；根據所述測試報文調整所述標準文件報文，并根據所述對應關系設置所述芯片的參數，得到測試數據。通過應用本申請的技術方案，實現了對于基于FLASH工藝FPGA芯片的多種靜態參數的測試，填補了對此類器件靜態參數測試上的空白，實現了靜態參數測試覆蓋，提高了測試覆蓋率，提高了基于FLASH工藝的FPGA測試能力。

技術領域

本發明涉及集成電路測試技術領域，特別是指基于FLASH工藝的FPGA芯片參數測試方法及設備。

背景技術

FPGA(Field-Programmable Gate Array，現場可編程門陣列)，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點，應用于生活中的方方面面，目前國內主要使用基于SRAM(Static Random-AccessMemory，靜態隨機存取存儲器)工藝的FPGA和基于FLASH(閃存)工藝的FPGA。而在航天應用中對芯片的可靠性提出了更高的要求，當高能粒子撞擊可編程邏輯器件時，撞擊的能量會改變器件中的可配置的SRAM單元的配置數據，使系統運行到無法預知的狀態，從而引起整個系統失效。這在航天設備中是必須要避免的。以FLASH和反熔絲技術為基礎的FPGA與以SRAM為基礎的FPGA相比，在抗單粒子事件方面具有很大的優勢，可靠性高。但就目前國內情況而言，對于基于SRAM工藝的FPGA的檢測方法、資源測試方法研究較多，而對于基于FLASH工藝的FPGA的測試方法研究則處于空白階段。

發明內容

有鑒于此，本發明的目的在于提出基于FLASH工藝的FPGA芯片參數測試方法及設備，填補了對此類器件靜態參數測試上的空白，提高了測試覆蓋率，提高了基于FLASH工藝的FPGA測試能力，從而保障航天武器元器件可靠性，實現型號的質量控制。

基于上述目的，一方面，本發明提供了基于FLASH工藝的FPGA芯片參數測試方法，包括：

獲取源文件；

對所述源文件進行轉換生成標準文件報文；

建立所述標準文件報文與芯片的可操作單元的對應關系；

獲取測試報文；

根據所述測試報文調整所述標準文件報文，并根據所述對應關系設置所述芯片的參數，得到測試數據。

在一些實施方式中，所述獲取源文件，具體包括：

獲取所述芯片的型號類型，根據所述型號類型獲取所述可操作單元的配置信息；

獲取與所述配置信息對應的所述源文件；

對所述源文件進行查錯檢查。

在一些實施方式中，所述對所述源文件進行轉換生成標準文件報文，具體包括：

對所述源文件進行設計描述轉換生成標準門陣列報文，同時獲得約束報文；

對所述標準門陣列報文進行優化生成所述標準文件報文；

對所述標準文件報文進行查錯檢查。

在一些實施方式中，所述建立所述標準文件報文與芯片的可操作單元的對應關系，具體包括：

根據所述源文件建立傳輸通道；

利用所述傳輸通道將所述標準文件報文以及所述約束報文導入所述可操作單元；

建立所述對應關系，并根據所述約束報文分配時鐘單元。