[發明專利]一種抵抗地和電源反彈噪聲的數字信號處理電路

在審

• 申請號: 201910400515.3
• 申請日: 2019-05-15
• 公開（公告）號: CN110048711A
• 公開（公告）日: 2019-07-23
• 發明（設計）人: 張勝;譚在超;丁國華;羅寅
• 申請（專利權）人: 蘇州鍇威特半導體有限公司
• 主分類號: H03K19/094
• 分類號: H03K19/094;H03K19/20
• 代理公司: 南京眾聯專利代理有限公司 32206
• 代理人: 謝振龍

本發明涉及一種抵抗地和電源反彈噪聲的數字信號處理電路，包括第一電流源、第二電流源、第一PMOS管、第一NMOS管、電容、第二PMOS管、第二NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、反相器和電壓鎖定電路，反相器的輸入端接信號輸入端，反相器的輸出端接電壓鎖定電路的第一輸入端，電壓鎖定電路的第二輸入端接信號輸出端，電壓鎖定電路的輸出端接第二電壓檢測點；電壓鎖定電路能夠對第二電壓檢測點的電壓進行鎖定，以穩定地保持信號輸出端輸出信號的邏輯電平，本電路不僅能消除從信號輸入端傳輸而來的通道傳輸噪聲，同時可有效抵抗地線和電源線上產生的正、負電平脈沖的反彈噪聲，電路成本低，性能穩定可靠。

技術領域

本發明涉及數字信號處理電路技術領域，尤其涉及一種可抵抗地和電源反彈噪聲的數字信號處理電路。

背景技術

目前，在數字集成電路設計過程中，數字信號的傳輸和處理是通過高電平代表的“1”和低電平代表的“0”來完成的，電路中的噪聲有可能進入信號的傳輸過程中，導致數字信號的錯誤狀態，因此需要在電路中增加抵抗噪聲的處理電路。

如圖1所示，為常用的抵抗噪聲的數字信號處理電路，該電路各個節點的信號波形如圖2所示，當輸入信號（IN）輸入一個上升沿時，電流源Id2會對A點的電容進行緩慢放電，當A點的電壓低于閾值電壓時，B點的電壓才會翻轉，輸入信號IN到B點的信號就存在t1的延遲時間差，只要信號傳輸通道中的正脈沖噪聲的時間寬度小于t1，則該電路就可以消除該噪聲。當輸入信號（IN）輸入一個下降沿時，電流源Id1會對A點的電容進行緩慢充電，當A點的電壓高于閾值電壓時，B點的電壓才會翻轉，輸入信號IN到B點的信號就存在t2的延遲時間差，只要信號傳輸通道中的負脈沖噪聲的時間寬度小于t2，則該電路就可以消除該噪聲。

上述電路中的A點存在電壓緩慢變化的過程，為防止PMOS管P1和NMOS管N1同時導通時產生電源到地的貫通大電流的情況，P1或N1（或者N1與P1）會被設計為長溝道的MOS管，即其寬長比W/L會被設計的非常小，溝道長度L的尺寸會被設計的很大。利用其較大的導通電阻值來限制P1和N1同時導通時電源到地的貫通電流大小。

以N1被設計為長溝道為例，當地線上的反彈噪聲（Ground bounce）為負脈沖時，如果此時輸入信號IN為低電平，電路中各個節的波形圖如圖3所示。由于NMOS管N1的導通電阻比較大，電路中B點的電壓不能跟隨地（GND）上的負脈噪聲快速響應，B點到地之間會產生一段延遲時間的電壓差，在這段時間差內NMOS管N2將會有短時間的導通過程，所以電路的輸出信號OUT將出現一個錯誤的低電平信號輸出。因此現有的噪聲消除電路無法抵抗地線上的負脈沖反彈噪聲。

發明內容

本發明的目的在于提供一種結構簡單可靠的能夠有效抵抗地和電源線上正、負脈沖反彈噪聲的抵抗地和電源反彈噪聲的數字信號處理電路。