[發(fā)明專利]使用端點(diǎn)的PCIE根復(fù)合體消息中斷產(chǎn)生方法

在審

• 申請?zhí)枺?/td>: 201910392376.4
• 申請日: 2019-05-10
• 公開（公告）號: CN111913898A
• 公開（公告）日: 2020-11-10
• 發(fā)明（設(shè)計）人: 臧鐵飛;胡鳴凱;劉崗;廉明歡
• 申請（專利權(quán)）人: 恩智浦美國有限公司
• 主分類號: G06F13/24
• 分類號: G06F13/24
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 倪斌

公開一種用于產(chǎn)生消息中斷的方法和設(shè)備。在一個實(shí)施例中，所述方法包括將預(yù)定義數(shù)據(jù)模式寫入到存儲器系統(tǒng)中的預(yù)定源位置。一個或多個第一數(shù)據(jù)塊也分別在一個或多個第一位置處存儲于所述存儲器系統(tǒng)中。在將所述一個或多個第一數(shù)據(jù)塊存儲于所述一個或多個第一源位置處之后，創(chuàng)建第一數(shù)據(jù)結(jié)構(gòu)，所述第一數(shù)據(jù)結(jié)構(gòu)包括分別映射到一個或多個第一目標(biāo)地址的一個或多個第一源地址，以及映射到預(yù)定目標(biāo)地址的預(yù)定源地址，其中所述一個或多個第一源地址分別對應(yīng)于所述一個或多個第一源位置，并且其中所述預(yù)定源地址對應(yīng)于預(yù)定源位置。DMA控制器能夠使用所述第一數(shù)據(jù)結(jié)構(gòu)來傳遞存儲于所述一個或多個第一存儲位置處的數(shù)據(jù)并且傳遞預(yù)定數(shù)據(jù)。

技術(shù)領(lǐng)域

本發(fā)明公開一種用于產(chǎn)生消息中斷的方法和設(shè)備。

背景技術(shù)

CPU可以傳遞數(shù)據(jù)。但是，CPU在傳遞數(shù)據(jù)時無法執(zhí)行其它功能。直接存儲器存取(Direct memory access，DMA)是獨(dú)立于CPU傳遞數(shù)據(jù)的方法，這同時允許CPU執(zhí)行其它功能。在DMA數(shù)據(jù)傳遞結(jié)束時，通過中斷通知CPU，使得CPU可以執(zhí)行與數(shù)據(jù)傳遞有關(guān)的功能。中斷可以通過中斷控制器產(chǎn)生。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的第一方面，提供一種方法，包括：

第一中央處理單元(CPU)創(chuàng)建第一數(shù)據(jù)結(jié)構(gòu)，所述第一數(shù)據(jù)結(jié)構(gòu)包括分別映射到一個或多個第一目標(biāo)地址的一個或多個第一源地址，以及映射到預(yù)定目標(biāo)地址的預(yù)定源地址，其中所述一個或多個第一源地址分別對應(yīng)于存儲器系統(tǒng)中的一個或多個第一源位置，一個或多個第一數(shù)據(jù)塊分別存儲于所述一個或多個第一源位置中，并且其中所述預(yù)定源地址對應(yīng)于所述存儲器系統(tǒng)中的預(yù)定源位置，預(yù)定義數(shù)據(jù)模式存儲于所述預(yù)定源位置中；

第一集成電路(IC)中的直接存儲器存取(DMA)控制器參與DMA數(shù)據(jù)傳遞，其中所述DMA數(shù)據(jù)傳遞包括：

分別將所述一個或多個第一數(shù)據(jù)塊依序地復(fù)制到一個或多個第一目標(biāo)存儲位置，所述一個或多個第一目標(biāo)存儲位置分別對應(yīng)于所述一個或多個第一目標(biāo)地址，以及；

在將所述一個或多個第一數(shù)據(jù)塊依序地復(fù)制到所述一個或多個第一目標(biāo)存儲位置之后，將所述預(yù)定義數(shù)據(jù)模式復(fù)制到對應(yīng)于所述預(yù)定目標(biāo)地址的預(yù)定存儲位置。

在一個或多個實(shí)施例中，所述方法進(jìn)一步包括在所述第一CPU創(chuàng)建所述第一數(shù)據(jù)結(jié)構(gòu)之前，將所述預(yù)定義數(shù)據(jù)模式存儲于所述存儲器系統(tǒng)中的所述預(yù)定源位置中的動作。

在一個或多個實(shí)施例中，所述預(yù)定目標(biāo)存儲位置包括與所述第一IC外部的中斷控制器電路相關(guān)聯(lián)的寄存器。

在一個或多個實(shí)施例中，所述方法進(jìn)一步包括所述中斷控制器電路檢測所述寄存器中的所述預(yù)定義數(shù)據(jù)模式，并且所述中斷控制器電路響應(yīng)于檢測所述預(yù)定義數(shù)據(jù)模式而產(chǎn)生中斷信號。

在一個或多個實(shí)施例中，所述方法進(jìn)一步包括第二CPU從所述中斷控制器電路接收所述中斷信號。

在一個或多個實(shí)施例中，所述方法進(jìn)一步包括響應(yīng)于將所述預(yù)定義模式復(fù)制到所述寄存器的所述動作，第二CPU從所述中斷控制器電路接收中斷信號。

在一個或多個實(shí)施例中，所述第一CPU包含在所述第一IC中，并且其中所述一個或多個第一存儲位置處于所述第一IC外部。

在一個或多個實(shí)施例中，所述第二CPU包含在第二且單獨(dú)的IC中。

在一個或多個實(shí)施例中，所述方法進(jìn)一步包括：

所述第一CPU創(chuàng)建第二數(shù)據(jù)結(jié)構(gòu)，所述第二數(shù)據(jù)結(jié)構(gòu)包括分別映射到一個或多個第二目標(biāo)地址的一個或多個第二源地址，以及映射到所述預(yù)定目標(biāo)地址的所述預(yù)定源地址，其中所述一個或多個第二源地址分別對應(yīng)于所述存儲器系統(tǒng)中的一個或多個第二源位置，一個或多個第二數(shù)據(jù)塊分別存儲于所述一個或多個第二源位置中；