[發(fā)明專利]硬件加解密系統(tǒng)及方法

在審

• 申請?zhí)枺?/td>: 201910381346.3
• 申請日: 2019-05-08
• 公開（公告）號: CN110110538A
• 公開（公告）日: 2019-08-09
• 發(fā)明（設(shè)計）人: 孫曉鵬;彭金輝;廖正赟;劉武忠;韓金池;衛(wèi)志剛;張曉龍;徐瑞軍;石淑英
• 申請（專利權(quán)）人: 鄭州信大捷安信息技術(shù)股份有限公司
• 主分類號: G06F21/60
• 分類號: G06F21/60;H04L9/14;H04L9/06
• 代理公司: 鄭州德勤知識產(chǎn)權(quán)代理有限公司 41128
• 代理人: 黃紅梅

1.一種硬件加解密系統(tǒng)，其特征在于，包括：集成在加解密芯片中的接收緩沖模塊、分配模塊、算法池、收集模塊、中間緩沖模塊以及發(fā)送緩沖模塊；其中，

所述接收緩沖模塊，用于接收來自外部的數(shù)據(jù)包并進行緩存處理；

所述算法池，包括多個算法單元，每個算法單元能夠?qū)?shù)據(jù)包進行一次獨立的算法處理；

所述分配模塊，電性連接于所述接收緩沖模塊和所述中間緩沖模塊，用于根據(jù)預(yù)定的規(guī)則將所述接收緩沖模塊和所述中間緩沖模塊的數(shù)據(jù)包分配給算法池相應(yīng)的算法單元；

所述收集模塊，用于收集所述算法池中每個算法單元處理過的數(shù)據(jù)包，并根據(jù)預(yù)定的規(guī)則將各個數(shù)據(jù)包分流處理；

所述中間緩沖模塊，電性連接于所述收集模塊，用于接收由所述收集模塊分流的未全部處理完成加解密的數(shù)據(jù)包并進行緩存處理，以供所述分配模塊調(diào)用，并再次分配給算法池相應(yīng)的算法單元處理；

所述發(fā)送緩沖模塊，電性連接于所述收集模塊，用于接收由所述收集模塊分流的已全部處理完成加解密的數(shù)據(jù)包并進行緩存處理，以待外部設(shè)備讀取。

2.根據(jù)權(quán)利要求1所述的硬件加解密系統(tǒng)，其特征在于，所述加解密芯片為FPGA芯片或ASIC芯片。

3.根據(jù)權(quán)利要求1所述的硬件加解密系統(tǒng)，其特征在于，還包括：輸入設(shè)備和輸出設(shè)備；所述輸入設(shè)備電性連接于所述加解密芯片，用于向所述加解密芯片提供數(shù)據(jù)包并對所述數(shù)據(jù)包進行編號處理；所述輸出設(shè)備電性連接于所述加解密芯片，用于接收經(jīng)由所述加解密芯片已全部處理完成加解密的數(shù)據(jù)包并依據(jù)數(shù)據(jù)包的編號進行存儲，以便于外部設(shè)備進行讀取操作。

4.根據(jù)權(quán)利要求1所述的硬件加解密系統(tǒng)，其特征在于，所述算法池包含M個第一算法單元和N個第二算法單元，所述第一算法單元采用消息摘要算法實現(xiàn)對數(shù)據(jù)包的數(shù)字簽名及驗證、消息認(rèn)證碼生成及驗證；所述第二算法單元采用對稱密碼算法對數(shù)據(jù)包進行加解密處理。

5.根據(jù)權(quán)利要求4所述的硬件加解密系統(tǒng)，其特征在于，每個算法單元包括前緩存區(qū)、算法區(qū)以及后緩存區(qū)；

所述前緩存區(qū)位于所述算法區(qū)的前端，其用于對流入的數(shù)據(jù)包進行預(yù)存，以對所述算法區(qū)進行不間斷的供應(yīng)數(shù)據(jù)包；

所述算法區(qū)內(nèi)設(shè)有對稱密碼算法或消息摘要算法，以對數(shù)據(jù)包進行算法處理；

所述后緩存區(qū)位于所述算法區(qū)的后端，其用于對所述算法區(qū)處理過的數(shù)據(jù)包進行暫存，以備所述收集模塊獲取。

6.根據(jù)權(quán)利要求1所述的硬件加解密系統(tǒng)，其特征在于，預(yù)設(shè)所述算法池能夠承納的最大數(shù)據(jù)包量為K，所述分配模塊監(jiān)控流入所述加解密芯片與流出所述加解密芯片的數(shù)據(jù)包量的差值X，若X等于K時，則所述分配模塊停止接收來自所述接收緩沖模塊的數(shù)據(jù)包，待X小于K時，則所述分配模塊開放接收來自所述接收緩沖模塊的數(shù)據(jù)包。

7.一種應(yīng)用權(quán)利要求1-6任意一項所述硬件加解密系統(tǒng)的加解密方法，所述硬件加解密系統(tǒng)包括集成在加解密芯片中的接收緩沖模塊、分配模塊、算法池、收集模塊、中間緩沖模塊以及發(fā)送緩沖模塊，其特征在于，所述加解密方法包括：

接收緩沖模塊接收到待加解密數(shù)據(jù)包并進行緩存處理；

分配模塊從所述接收緩沖模塊讀取所述待加解密數(shù)據(jù)包，并根據(jù)預(yù)定的規(guī)則分配給算法池相應(yīng)的算法單元；

所述算法池相應(yīng)的算法單元對所述待加解密數(shù)據(jù)包進行一次算法處理；

收集模塊接收來自所述算法池相應(yīng)的算法單元加解密處理過的數(shù)據(jù)包，若所述數(shù)據(jù)包未全部處理完成加解密處理，則所述數(shù)據(jù)包被分流至中間緩沖模塊，以待下一次算法池的算法處理；若所述數(shù)據(jù)包已全部處理完成加解密處理，則所述數(shù)據(jù)包將被分流至發(fā)送緩沖模塊，以待外部設(shè)備讀取。