[發(fā)明專利]一種MEMS紅外傳感器的封裝結(jié)構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 201910378410.2
• 申請(qǐng)日: 2019-05-08
• 公開(kāi)（公告）號(hào): CN110104606A
• 公開(kāi)（公告）日: 2019-08-09
• 發(fā)明（設(shè)計(jì)）人: 陶繼方;吳國(guó)強(qiáng)
• 申請(qǐng)（專利權(quán)）人: 蘇州新沃微電子有限公司
• 主分類號(hào): B81B7/00
• 分類號(hào): B81B7/00;B81B7/02;B81C1/00
• 代理公司: 上海灣谷知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31289
• 代理人: 李曉星

本發(fā)明公開(kāi)了一種MEMS紅外傳感器的封裝結(jié)構(gòu)，包括：中間開(kāi)有用于放置MEMS紅外傳感器芯片的放置槽，兩側(cè)開(kāi)有豎直的兩個(gè)硅通孔的底部晶圓；焊接在所述硅通孔兩端的兩個(gè)焊盤；分別連接所述MEMS紅外傳感器芯片兩端和所述硅通孔頂端的焊盤的兩根連接線；沉積在所述底部晶圓頂部邊沿的焊料；通過(guò)焊料焊接在所述底部晶圓頂部，并與所述底部晶圓之間形成密封腔的上晶圓。本發(fā)明解決上述的封裝成本高、效率慢以及扁平化封裝的問(wèn)題。

技術(shù)領(lǐng)域

本發(fā)明涉及MEMS紅外傳感器的封裝結(jié)構(gòu)。

背景技術(shù)

目前MEMS(微機(jī)電系統(tǒng)，Micro-Electro-Mechanical System)紅外傳感器，如MEMS熱釋電傳感器、MEMS熱電堆傳感器等，大都基于TO(Transistor Outline，晶體管外形)封裝方式，而TO封裝方式不兼容目前PCB(Printed Circuit Board，印制電路板)常用的SMD(Surface Mounted Devices，表面貼裝器件)貼片工藝，導(dǎo)致貼片速度慢、效率低等問(wèn)題。

并且，TO封裝體的厚度較高，難以集成在較薄的設(shè)備當(dāng)中，如手機(jī)等。大大限制了其用用領(lǐng)域。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種MEMS紅外傳感器的封裝結(jié)構(gòu)，解決上述的封裝成本高、效率慢以及扁平化封裝的問(wèn)題。

實(shí)現(xiàn)上述目的的技術(shù)方案是：

一種MEMS紅外傳感器的封裝結(jié)構(gòu)，包括：

中間開(kāi)有用于放置MEMS紅外傳感器芯片的放置槽，且該放置槽的兩側(cè)開(kāi)有豎直的兩個(gè)硅通孔(TSV)的底部晶圓；

焊接在各所述硅通孔兩端的兩個(gè)焊盤；

分別連接所述MEMS紅外傳感器芯片兩端和兩個(gè)所述硅通孔頂端的焊盤的兩根連接線；

沉積在所述底部晶圓頂部邊沿的焊料；以及

通過(guò)焊料焊接在所述底部晶圓頂部，并與所述底部晶圓之間形成密封腔的上晶圓。

優(yōu)選的，所述上晶圓的上下表面均鍍有光學(xué)鍍膜。

優(yōu)選的，還包括：設(shè)置在所述底部晶圓和所述上晶圓之間，用于防止所述連接線壓傷的連接線防護(hù)結(jié)構(gòu)。

優(yōu)選的，所述連接線防護(hù)結(jié)構(gòu)為：刻蝕在所述上晶圓底部，并位于兩根所述連接線正上方的兩個(gè)凹槽。

優(yōu)選的，所述連接線防護(hù)結(jié)構(gòu)為：開(kāi)設(shè)在所述放置槽兩側(cè)的所述底部晶圓上的兩個(gè)臺(tái)階，

所述臺(tái)階的表面上開(kāi)設(shè)所述硅通孔；

所述硅通孔頂端的焊盤的上表面高度低于所述底部晶圓的上表面高度。

優(yōu)選的，所述連接線防護(hù)結(jié)構(gòu)為：用于抬高所述上晶圓的底面至不接觸所述連接線的位置的所述焊料。

優(yōu)選的，所述連接線防護(hù)結(jié)構(gòu)為：設(shè)置在所述焊料中間的墊片。

優(yōu)選的，所述底部晶圓和所述上晶圓利用晶圓鍵合工藝，通過(guò)焊料進(jìn)行焊接。

優(yōu)選的，所述墊片為中間晶圓。

優(yōu)選的，所述底部晶圓、所述墊片和所述上晶圓利用三層晶圓鍵合工藝，通過(guò)焊料進(jìn)行焊接。

本發(fā)明的有益效果是：本發(fā)明通過(guò)有效的結(jié)構(gòu)設(shè)計(jì)，具有更小的封裝體積，能更加扁平化的封裝。可實(shí)現(xiàn)真空封裝，提高M(jìn)EMS紅外傳感器的性能。同時(shí)，批量化的半導(dǎo)體晶圓級(jí)封裝工藝，可實(shí)現(xiàn)更低的封裝成本。上晶圓上下表面的無(wú)損設(shè)計(jì)，封裝設(shè)計(jì)保證上晶圓的上下兩個(gè)面均是光滑度極高的拋光面，而非刻蝕形成的表面，因此具有更好的透光性。另外，通過(guò)設(shè)計(jì)連接線防護(hù)結(jié)構(gòu)，有效避免連接線被壓傷。

附圖說(shuō)明