[發明專利]總線架構、服務器、內存數據讀寫方法及可讀存儲介質

在審

• 申請號: 201910375712.4
• 申請日: 2019-05-07
• 公開（公告）號: CN110109858A
• 公開（公告）日: 2019-08-09
• 發明（設計）人: 劉凱
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/16
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

本申請公開了一種總線架構，所述總線架構包括通過總線與總線控制器連接的目標硬件設備；設置有所述總線控制器的內存模塊，用于根據所述目標硬件設備向所述總線控制器發送的數據讀寫指令執行相應的內存數據讀寫操作。本申請能夠提高總線架構的內存讀寫能力。本申請還公開了一種服務器、一種內存數據讀寫方法及一種計算機可讀存儲介質，具有以上有益效果。

技術領域

本發明涉及計算機技術領域，特別涉及一種總線架構、一種服務器、一種內存數據讀寫方法及一種計算機可讀存儲介質。

背景技術

總線(Bus)是計算機各種功能部件之間傳送信息的公共通信干線，總線可以包括數據總線、地址總線和控制總線。總線是一種內部結構，它是cpu、內存、輸入、輸出設備傳遞信息的公用通道，主機的各個部件通過總線相連接，外部設備通過相應的接口電路再與總線相連接，從而形成了計算機硬件系統。

相關技術中，服務器的總線結構(即總線架構)都是以CPU為中心來實現的，例如QPI總線、PCIe總線。這些都是CPU為中心的總線。內存掛在CPU下面，其他device(設備)通過各種總線與CPU互聯。但是在計算機體系結構中，大量的數據計算和存儲是通過內存的，所以存在大量的對內存的讀寫操作。而相關技術中的總線都是掛在CPU下面，所有對內存讀寫的操作都要通過CPU，導致總線架構對內存讀寫能力受到CPU的限制。

因此，如何提高總線架構的內存讀寫能力是本領域技術人員目前需要解決的技術問題。

發明內容

本申請的目的是提供一種總線架構、一種服務器、一種內存數據讀寫方法及一種計算機可讀存儲介質，能夠提高總線架構的內存讀寫能力。

為解決上述技術問題，本申請提供一種總線架構，該總線架構包括：

通過總線與總線控制器連接的目標硬件設備；

設置有所述總線控制器的內存模塊，用于根據所述目標硬件設備向所述總線控制器發送的數據讀寫指令執行相應的內存數據讀寫操作。

可選的，所述硬件設備包括CPU、GPU、FPGA和Switch組件中的任一種或任幾種組合。

可選的，所述Switch組件用于連接擴展硬件設備；其中，所述擴展硬件設備包括FPGA和/或GPU。

本申請還提供了一種服務器，包括上述任意一種總線架構。

本申請還提供了一種內存數據讀寫方法，應用于上述任意一種總線架構，該內存數據讀寫方法包括：

接收目標硬件裝置通過總線發送的數據讀寫指令；

在內存模塊中執行所述數據讀寫指令對應的內存數據讀寫操作。

可選的，當所述數據讀寫指令為內存數據讀指令時，在內存模塊中執行所述數據讀寫指令的內存數據讀寫操作包括：

查詢所述內存模塊中與所述內存數據讀指令對應的目標讀寫數據，并將所述目標讀寫數據通過所述總線傳輸至所述目標硬件裝置。

可選的，還包括：

檢測所述目標讀寫數據的傳輸狀態；

當所述傳輸狀態異常時，生成報警信息。

本申請還提供了一種計算機可讀存儲介質，其上存儲有計算機程序，所述計算機程序執行時實現上述內存數據讀寫方法執行的步驟。

本申請提供了一種總線架構，包括通過總線與總線控制器連接的目標硬件設備；設置有所述總線控制器的內存模塊，用于根據所述目標硬件設備向所述總線控制器發送的數據讀寫指令執行相應的內存數據讀寫操作。