[發(fā)明專利]總線架構(gòu)、服務(wù)器、內(nèi)存數(shù)據(jù)讀寫方法及可讀存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 201910375712.4
• 申請(qǐng)日: 2019-05-07
• 公開（公告）號(hào): CN110109858A
• 公開（公告）日: 2019-08-09
• 發(fā)明（設(shè)計(jì)）人: 劉凱
• 申請(qǐng)（專利權(quán)）人: 蘇州浪潮智能科技有限公司
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40;G06F13/16
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 羅滿

1.一種總線架構(gòu)，其特征在于，包括：

通過總線與總線控制器連接的目標(biāo)硬件設(shè)備；

設(shè)置有所述總線控制器的內(nèi)存模塊，用于根據(jù)所述目標(biāo)硬件設(shè)備向所述總線控制器發(fā)送的數(shù)據(jù)讀寫指令執(zhí)行相應(yīng)的內(nèi)存數(shù)據(jù)讀寫操作。

2.根據(jù)權(quán)利要求1所述總線架構(gòu)，其特征在于，所述硬件設(shè)備包括CPU、GPU、FPGA和Switch組件中的任一種或任幾種組合。

3.根據(jù)權(quán)利要求2所述總線架構(gòu)，其特征在于，所述Switch組件用于連接擴(kuò)展硬件設(shè)備；其中，所述擴(kuò)展硬件設(shè)備包括FPGA和/或GPU。

4.一種服務(wù)器，其特征在于，包括如權(quán)利要求1至3所述的任意一種總線架構(gòu)。

5.一種內(nèi)存數(shù)據(jù)讀寫方法，其特征在于，應(yīng)用于如權(quán)利要求1至3任一項(xiàng)所述的總線架構(gòu)，所述內(nèi)存數(shù)據(jù)讀寫方法包括：

接收目標(biāo)硬件裝置通過總線發(fā)送的數(shù)據(jù)讀寫指令；

在內(nèi)存模塊中執(zhí)行所述數(shù)據(jù)讀寫指令對(duì)應(yīng)的內(nèi)存數(shù)據(jù)讀寫操作。

6.根據(jù)權(quán)利要求5所述內(nèi)存數(shù)據(jù)讀寫方法，其特征在于，當(dāng)所述數(shù)據(jù)讀寫指令為內(nèi)存數(shù)據(jù)讀指令時(shí)，在內(nèi)存模塊中執(zhí)行所述數(shù)據(jù)讀寫指令的內(nèi)存數(shù)據(jù)讀寫操作包括：

查詢所述內(nèi)存模塊中與所述內(nèi)存數(shù)據(jù)讀指令對(duì)應(yīng)的目標(biāo)讀寫數(shù)據(jù)，并將所述目標(biāo)讀寫數(shù)據(jù)通過所述總線傳輸至所述目標(biāo)硬件裝置。

7.根據(jù)權(quán)利要求6所述內(nèi)存數(shù)據(jù)讀寫方法，其特征在于，還包括：

檢測(cè)所述目標(biāo)讀寫數(shù)據(jù)的傳輸狀態(tài)；

當(dāng)所述傳輸狀態(tài)異常時(shí)，生成報(bào)警信息。

8.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求5至7任一項(xiàng)所述內(nèi)存數(shù)據(jù)讀寫方法的步驟。