[發明專利]扇出型半導體封裝件

在審

• 申請號: 201910369724.6
• 申請日: 2019-05-06
• 公開（公告）號: CN110867418A
• 公開（公告）日: 2020-03-06
• 發明（設計）人: 申承完;鄭鎬俊;吳承喆
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/495;H01L23/525
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 包國菊;王秀君

本公開提供了一種扇出型半導體封裝件，所述扇出型半導體封裝件包括：框架，包括布線層和虛設層，并且具有凹入部，凹入部的底表面上設置有阻擋層；半導體芯片，設置在凹入部中，使得無效表面與阻擋層相對；第一互連結構，設置在連接焊盤上；第二互連結構，設置在最外層的布線層上；虛設結構，設置在虛設層上；包封劑，包封框架的至少一部分、半導體芯片的至少一部分、第一互連結構的至少一部分、第二互連結構的至少一部分和虛設結構的至少一部分，并且填充凹入部的至少一部分；以及連接構件，設置在框架和半導體芯片的有效表面上，并且包括電連接到第一金屬凸塊和第二金屬凸塊的重新分布層。虛設結構具有傾斜的側表面。

本申請要求于2018年8月28日在韓國知識產權局提交的第10-2018-0101264號韓國專利申請的優先權的權益，所述韓國專利申請的公開內容通過引用被全部包含于此。

技術領域

本公開涉及一種半導體封裝件，并且更具體地，涉及一種電互連結構可延伸到設置有半導體芯片的區域的外部的扇出型半導體封裝件。

背景技術

半導體芯片技術的主要趨勢之一是減小組件的尺寸。因此，在半導體封裝件的領域中，隨著小尺寸化的半導體芯片的消耗的增加，已經需要半導體封裝件在實現多個引腳的同時具有減小的尺寸。

滿足以上需求的半導體封裝件是扇出型半導體封裝件。在扇出型半導體封裝件中，連接端子重新分布到設置有半導體芯片的區域的外部，使得半導體可在實現多個引腳的同時具有減小的尺寸。

發明內容

本公開的一方面提供一種扇出型半導體封裝件，在所述扇出型半導體封裝件中，可使用包括具有盲形式的凹入部的框架來設置半導體芯片，因此，當使用磨削工藝時，可測量將框架的布線和/或半導體芯片的連接焊盤電連接到重新分布層的互連結構的剩余厚度。

本公開的另一方面提供一種扇出型半導體封裝件，在所述扇出型半導體封裝件中，具有傾斜的側表面的虛設結構或互連結構可設置在框架的最外面的部分中。

根據本公開的一方面，一種扇出型半導體封裝件包括：框架，包括多個布線層和虛設層，所述多個布線層彼此電連接，所述虛設層設置在與所述多個布線層中的最外層的布線層的高度相同的高度上，并且所述框架具有凹入部，所述凹入部的底表面上設置有阻擋層；半導體芯片，具有設置有連接焊盤的有效表面和與所述有效表面相對的無效表面，并且所述半導體芯片設置在所述凹入部中，使得所述無效表面與所述阻擋層相對；第一互連結構，設置在所述連接焊盤上；第二互連結構，設置在所述最外層的布線層上；虛設結構，設置在所述虛設層上；包封劑，包封所述框架的至少一部分、所述半導體芯片的至少一部分、所述第一互連結構的至少一部分、所述第二互連結構的至少一部分和所述虛設結構的至少部分，并且填充所述凹入部的至少一部分；以及連接構件，設置在所述框架和所述半導體芯片的所述有效表面上，并且包括電連接到第一金屬凸塊和第二金屬凸塊的重新分布層。所述虛設結構具有傾斜的側表面。

根據本公開的另一方面，一種扇出型半導體封裝件包括：框架，包括彼此電連接的多個布線層，并且具有凹入部，所述凹入部的底表面上設置有阻擋層；半導體芯片，具有設置有連接焊盤的有效表面和與所述有效表面相對的無效表面，并且所述半導體芯片設置在所述凹入部中，使得所述無效表面與所述阻擋層相對；第一互連結構，設置在所述連接焊盤上；第二互連結構，設置在所述多個布線層中的最上層的布線層中的至少一個圖案上；第三互連結構，設置在所述多個布線層中的所述最上層的布線層中的至少另一圖案上；包封劑，包封所述框架的至少一部分、所述半導體芯片的至少一部分、所述第一互連結構的至少一部分至所述第三互連結構的至少一部分，并且填充所述凹入部的至少一部分；以及連接構件，設置在所述框架和所述半導體芯片的所述有效表面上，并且包括電連接到第一金屬凸塊和第二金屬凸塊的重新分布層。所述第三互連結構的側表面的斜率比所述第二互連結構的側表面的斜率大。

附圖說明

通過下面結合附圖進行的詳細描述，本公開的以上和其他方面、特征和優點將被更清楚地理解，在附圖中：