[發明專利]使線寬粗糙度和線邊緣粗糙度最小化的關鍵尺寸修整方法

在審

• 申請號: 201910368033.4
• 申請日: 2019-05-05
• 公開（公告）號: CN110444475A
• 公開（公告）日: 2019-11-12
• 發明（設計）人: 安熱利克·D·雷利;蘇巴迪普·卡爾
• 申請（專利權）人: 東京毅力科創株式會社
• 主分類號: H01L21/311
• 分類號: H01L21/311;H01L21/033;H01L21/027
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王萍;王鵬

本公開涉及一種被設計成使線寬粗糙度和線邊緣粗糙度最小化的關鍵尺寸修整方法。提供了在一個或更多個加工層的堆疊上具有圖案化層的襯底。加工層包括至少一個圖案化層和一個蝕刻目標層。在將圖案轉移到蝕刻目標層之后，可以實現圖案化層的CD與蝕刻目標層的CD之間的CD修整。在蝕刻目標層被圖案化之后，可以使用無等離子體氣相蝕刻工藝來修整蝕刻目標層的CD以微調CD。在替選實施方式中，等離子體蝕刻修整工藝可以與氣相蝕刻工藝結合使用。在這樣的實施方式中，可以通過各工藝層的等離子體蝕刻來實現部分CD修整，以及然后可以通過在蝕刻目標層中形成所需圖案之后對蝕刻目標層進行無等離子體氣相蝕刻來實現附加的CD修整。

相關申請的交叉引用

本申請要求于2018年5月3日提交的題為“CD Trimming Method Designed ToMinimize Line Width Roughness and Line Edge Roughness”的美國臨時專利申請第62/666,129號和2018年6月22日提交的題為“Critical Dimension Trimming MethodDesigned To Minimize Line Width Roughness and Line Edge Roughness”的美國臨時專利申請第62/688,754的優先權；它們的公開內容通過引用全部明確地并入本文中。

技術領域

本公開內容涉及襯底例如半導體襯底的加工。具體地，提供了一種利用極窄間距技術對襯底進行圖案化的新方法，例如，用在極紫外(EUV)光刻和/或多重圖案化方案，例如自對準雙圖案化(SADP)、自對準三重圖案化(SATP)、自對準四重圖案(SAQP)等中。

背景技術

隨著襯底加工中的幾何尺寸持續縮小，通過光刻技術在襯底上形成結構的技術挑戰增加。隨著對52nm和更低間距結構的需要的出現，已經使用多種光刻技術來實現用于這樣的窄間距的合適光刻，包括EUV光刻(利用EUV范圍內的光波長，最典型為13.5nm波長的光刻)，和/或多種圖案化方案。為了實現這樣的小尺寸，傳統技術利用光致抗蝕劑關鍵尺寸(CD)轉移方案，其中光致抗蝕劑被圖案化到一定尺寸以及然后在下層的堆疊上利用等離子體蝕刻修整工藝。等離子體蝕刻修整工藝在目標蝕刻層(期望被圖案化的層)中提供最終關鍵尺寸，該目標蝕刻層具有小于如光致抗蝕劑中最初圖案化的關鍵尺寸的線寬關鍵尺寸。例如，傳統的光刻堆疊可以涉及使用在抗反射層、平坦化層(例如旋涂碳、化學氣相沉積(CVD)沉積碳或其他有機平坦化層)和目標蝕刻層上形成的圖案化光致抗蝕劑。這樣的目標蝕刻層可以包括芯模層或芯層。用于目標蝕刻層的示例性材料包括例如硅、氮化硅和氧化硅，然而可以利用其他材料。為達到芯模層或芯層中的目標CD，通常通過控制等離子體蝕刻來修整光致抗蝕劑層的CD，以在蝕刻光致抗蝕劑下面的光刻堆疊的各中間層的蝕刻期間提供所需的修整量。

已經發現，隨著間距減小，特別是接近30nm或更小的間距，在用于修整CD的圖案轉移工藝期間線寬粗糙度(LWR)和線邊緣粗糙度(LER)性能劣化。此外，已經發現，由于在小間距工藝中所需的縱橫比和材料，因修整引起的這樣的劣化特別成問題。例如，圖1示出了具有劣化線105的圖案化襯底100的一部分的頂視圖。如圖所示，傳統工藝的LWR/LER劣化通過在轉移到氮化硅芯模的圖案中具有“擺動”的劣化線105來說明。

期望提供一種在CD修整期間減少LWR和/或LER劣化的光刻集成技術。

發明內容