[發明專利]一種應用于逐次逼近模數轉換器的失配誤差校正方法

有效

• 申請號: 201910367262.4
• 申請日: 2019-05-05
• 公開（公告）號: CN110113050B
• 公開（公告）日: 2021-07-06
• 發明（設計）人: 樊華;雷鵬;馮全源;蔡經緯;李大剛;胡達千;岑遠軍
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/46
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 陳一鑫

該發明公開了一種應用于逐次逼近模數轉換器的失配誤差校正方法。將電容DAC陣列的電容分割為單位電容陣列并將這些單位電容排序分為四組，在每一組間隔選取電容構成電容DAC陣列的MSB，MSB?1等電容。通過MATLAB仿真出傳統校正算法以及新型校正算法的SNDR和SFDR等動態參數，得到新型校正算法進一步提升了SAR ADC的動態性能。

技術領域

本發明涉及微電子學與固體電子學領域，特別是該領域中電阻電容型逐次逼近模數轉換器中的電容陣列設置方法。

背景技術

隨著現代科學技術的迅猛發展，集成電路技術得到了快速的發展，模擬信號處理技術和數字信號處理技術也趨于成熟，與此同時，連接模擬世界和數字世界之間的橋梁——模數轉換器(Analog-to-Digital Converter，ADC)和數模轉換器(Digital-to-Analog converter，DAC)追求高精度技術就顯得彌足重要。模數轉換器分類主要有逐次逼近型模數轉換器(successive approximation register，SAR ADC)，積分型模數轉換器，閃速比較模數轉換器(Flash ADC)，流水線型模數轉換器(Pipeline ADC)等。由于近幾年CMOS的特征尺寸縮小，器件的速度也越來越快，SAR ADC的采樣速率也可以達到幾十MS/s甚至到GS/s。此外SAR ADC還具有低功耗和低成本的特點，因此受到某些便攜式系統的青睞。

影響電容型SAR ADC精度除了噪聲以外主要包括電容失配問題、寄生電容問題等等。這些因素成為了SAR ADC追求高精度低功耗的短板，因此在一定的采樣速度下達到合格的精度和功耗成為必須要攻克的難題。電容失配的問題主要是因為工藝誤差造成電容DAC陣列的采樣電容值與理想值之間存在一定不可忽略的誤差，這類誤差不僅僅會造成SARADC的動態性能的降低，除此之外還會造成轉換的失敗。因此本次發明將會針對電容失配的問題，提出基于電容陣列重新排序組合的校正方法。

專利CN108880546公開了一種應用于逐次逼近模數轉換器的傳統電容陣列校正方法，該方法將所有電容分割為單位電容，然后對排序后的單位電容陣列采用奇數選取的方式組成逐次逼近模數轉換器的最高級電容，然后每次在剩下的單位電容中再采用奇數選取的方法將選擇出的單位電容組成逐次逼近模數轉換器的其它級電容。由于制造工藝的誤差導致實際電容值偏離理想電容值，一般可以誤差量模擬成符合高斯分布的統計量。對于傳統二進制電容陣列，將高位電容等效為單位電容的組合，由于電容失配的存在可能使得單位電容的數值偏小(或者偏大)，那么單位電容組合為的高位電容也會整體數值偏小(或者偏大)，對于二進制DAC陣列，這將會直接影響轉換的過程導致動態性能降低。對于排序重構的電容陣列，將誤差量大于零與誤差量小于零的單位電容結合起來組合成為一個誤差量在零附近的新元素，再按照這類組合方式得到整體誤差量在零附近的高位電容。排序重構的電容陣列使得誤差量正負相差很大的單位電容進行互補組合使得其組合的新元素誤差量趨于零，這樣就可以減少電容失配引入的影響。此外，專利CN108880546所提出傳統電容陣列校正算法通過一首一尾結合為新元素的方式在動態性能上相比于傳統無校正的電容陣列得到顯著的提升，但是由于組成新元素的兩個單位電容的標準差不同，從而使得新元素組合成為的電容沒有達到理想中的數值，因此對動態性能依舊有一定的影響。因此本發明基于傳統校正算法提出新型校正算法進一步提高動態性能。

發明內容

本發明針對現有SAR ADC設計中存在的電容失配，造成SAR ADC動態性能降低的問題，提出了了一種基于統計學的電容陣列校正方法。

該發明技術方案為一種應用于逐次逼近模數轉換器的失配誤差校正方法，該方法包括：

步驟1：對于SAR ADC全差分結構，正端電容DAC陣列和負端電容DAC陣列為鏡像互補關系；所述正端電容DAC陣列和負端電容DAC陣列由n＝2^m個單位電容組成，n、m為正整數；

步驟2：將n個單位電容按照從小到大進行排序，并編號為1、2、3……n；